Способ исправления ошибок в системах связи

 

те%ъФыщв- «yx,«Ig x

4е«Фара

1 3 Ф

Е.;О I3 «.ОМ ГС . М т.,оцналистнчеснм республик (i1) 568177

И3ОЬРЕТЕН ИЯ

К АеаТОеасИОМУ СВИДЕТИЛЬСТВУ (6!) Дополнительное к авт. свил-ву (51) М. Кл, Н 04 Ь 1/00

//q 06 F ll/00 (22) Заявлено 23.08.74 (21) 2055438/09 с присоединением заявки М—

Гасударственный иаиитат йаввтв ееииистрав СССР на делам изааретений и аткрытий (23) Приоритет (43) Опубликовано05.08.77. Бюллетень _#_s 29 (53) /ДК 621.394.14 (088.8) (45) Дата опубликования описания 19.09.77 (72) Автор изобретения

Н. В. Гордеев (7е) Заявитель (54) СПОСОБ ИСПРАВЛЕНИЯ ОШИБОК

В СИСТЕМАХ СВЯЗИ

Изобретение относится к радиотехнике, может использоваться s системах связи с многократным повторением сообщений..

Известен способ исправления ошибок в системах связи, состоящий в замене иск4женных комбинаций комбинациями, принятыми без ошибок, причем в случае подачи . сигнала запрос на приемной стороне анализируются N кодовых комбинаций, и запра шнваемая кодовая комбинация принимается тй только в том случае, когда все тч комбинаций приняты без ошибок. В случае обнаружения ошибок хотя бы в одной из комбинаций все ати комбинации стираются (1)., Однако прн известном способе необходи- !Ь ма передача сигнала "запрос на повторение сообщения, Наиболее близок к предлагаемому способ исправления ошибок в системах связи с многократным повторением сообщений, состоя- 2о ших нэ кодовых комбинаций обнаруживающего кода, заключающийся в приеме кодовых комбинаций> оналнэе н обнаружении в первом цикле ь .рс.дочи ошибок в каждой кодо» вой комбинации. В последующих циклах пе- 25

2 редачи анализируют только те кодовые комбинации, в которых ошибки обнаружены во всех предыдущих циклах передачи, н запоминают кодовые комбинации, принятые без ошибок E 2).

Однако и при этом способе продолжительность обработки сигналов, необходимая для приема всех. кодовых комбинаций сообщения, весьма велика.

Бель изобретения - ускорение обработки сигналов при исправлении ошибок в системах связи.

Предлагаемый способ исправления ошибок в системах связи с многократным повторением сообщений, состоящих из кодовых комбнна« ций обнаруживакнцего кода, заключающийся в приеме кодовых комбинаций, анализе и обнаруженнЖ в первом цикле передачи ошибок в каждой кодовой комбинации, анализе в последующих циклах передачи только тех ко довых комбинаций, в которых ошибки обнаружены во асех предыдуших циклах передачи, и запоминании кодовых комбинаций, принатых без ошибок, отличается тем, что дополнит .льно запоминают кодовые комбинации

56817 7 с ошибками за заданное число циклов пере.дачи, для каждой иэ KoTDpHx поэлеменгно исправляют о|иибки по критерию большинства, выделяют исправленные кодовые комбинации и запоминают их, а кодовые комбинации, в которых обнаружены ошибки, после исправления стирают.

На чертеже представлена структурная алектрическая схема для реализации способа исправления ошибок в системах связи tp

;число кодовых комбинаций в сообщении равно четырем, а заданное число циклов, после которого исправляются ошибки, равно трем).

Устройство содержит блок 1, выявляющий признак "начало сообщения, блок памя- д ти 2 емкостью на одну кодсвую комбинацию, блок обнаружения ошибок 3, входы котОрых являются входом устройства, блок сгробирования 4, информационные входы которого подсоединены к выходу блока памяти 2 и вы- о ходам 5 и 6 блока обнаружения ошибок 3, а сгробирующие — к выходу блока 1, к соответствующему выходу приемного распреде. лителя 7 на четыре кодовые комбинации и выходу триггера блокировки 8; ключ 9, 25

Одни нз yttpastti!KiutHX и информационный входы когорого подсоединены.к соогвегствук- шим выходам блока сгробирования 4, блок

10 исирг влеиия ошибок в кодовых эиементах, информационный вход когорого иодсое- 30

tlHtIe-. к соответствующему выходу блока сгробироваиия 4, а выход — к информационному входу ключа 11, счегчик 12 на три, вход KDTDðDãо исдсоединеи,к соответствующему выходу блока стробирования 4, а вы» ход — к управляющим входам блока 10 и клк>ией 9 и 11, элемент ИЛИ 13 иа три входа, каждый из которых соединен с соот. вегсгвуюшим выходом блока стробирования

4, «выход — со счегчиком 14 числа ириня- гых комбинаций, элемент ИЛИ 15, входы которого соединены с выходами ключей 9 и 11, а выход является выходом устройст» ва, блок 16 формирования сигнала запрос, каждый иэ трех входов когоропо соединен 4> с соответствующим выходом блока стробирования 4, а выход — co входом обратного канала, элеменг ИЛИ 17, каждый иэ трех вхопон кОГОрОГО Сждниен с ВЫхОдОМ блока 10, а выход — с соогветсгвующим зходом блока обнаружения Ошибок 3. Вход

18 биска 1 соединен с выходом приемного распределителя 7, Усгройство рабогаег следующим Образом

Закопироваиное сообшеиие, состоящее иэ че rl It!ex к Одовых K Ом би наций, постуиае г иа входы блока 1, блока иамяги 2 и блока оби ружс иия Ошибок 3. В моменг DKDI!saиия приема IIDрвой кодовой комбинации, в когорэй содержится признак начало сообщения", на другой вход блока 1 поступ и .т сигнал с приемного распределителя 7, и при отсутствии ошибок и кодовой комбина« ции на его выходе появляется сигнал, означающий начало приема сообщения.

Вторая кодовая комбинация записывается в блок памяти 2 и проверяется в блоке обнаружения ошибок 3 на отсутствие ошибок, Если ошибки нег, в момент окончания, ее приема разрешающий сигнал с выхода

5 поступает через блок стробирования 4 на управляющие входы ключей 9 и 11, а информация с блока памяти 2 через блок стробирования 4 поступает на информационный вход ключа 9. На другие управляющие входы ключей 9 и 11 поступает сигнал со счетчика 12, который разрешает прохождение информации через ключ 9 и элемент ИЛИ 15 на выход устройства и одновременно запрещает прохождение информации из блока О через ключ 11.

Кроме входов ключей 9 и 11 сигнал с выхода 5 через блок стробирования 4 псл дается на триггер 8 блокировки и через элемент ИЛИ 13 — на счетчик 14. Счеч чик фиксирует факт приема одной кодовой комбинации, а на выходе триггера 8 появляется сигнал, запрещающий дальнейшее прохождение информации из блока памяти 2 и сигналов из блока обнаружения ошибок

3 через блок стробирования 4 иа ключи

9 и 11, блок 10, счетчик 11, элемент

ИЛИ 13 и блок 16.

В случае обнаружения ошибки в блоке

Обнаружения ошибок 3 на выходе 6 вырабатывается сигнал запрос, который, пройдя через блок стробирования 4, фиксируется счетчиком 12 и через блок 16 поступает на вход обратного канала. Одновременно с,этим информация из блока памяти 2 поступает через блок стробирования 4 в блок 10 исправления ошибок и запоминается в нем, Принятая повторно (во втором цикле передачи) вторая кодовая комбинация проверяется гак же, как и в первом цикле.

Прн агом, в случае обнаружения в ней ошибок, она повторно запоминается блъком 10.

При обнаружении Ошибки во второй кодовой комбинации во всех трех циклах подряд и блоке 10 по сигналу счегчика

12 поалементно исправляются Ошибки в искаженной информации крагности (+ ) включительно, Исправленная кодоваЯ комбинация поступает через элемент ИЛИ 17 в блок Оби«ружеиия Ошибки 3 для пров< рки

Если Оншбки в ней иет, иа выходе 5 появляется cHI HI!II разрешения, который «etH з блок стробироваиия 4 поступаег иа один из

568177

6 управляющих входов клю»ей О и 11. Сигнал со счетчика 12, постунаюший иа другие управляющие входы ключей 9,11, разрешает прохождение информации нз блока 10 через ключ 11 на алемент ИЛИ 15 и далее на выход, одновременно запрещая прохож° денне искаженной информации нз блока памяти 2 через ключ 9.

В случае обнаружения ошибки в исправленной кодовой комбинации информация, хранящаяся в блоке 10, по окончании третьего цикла стирается, и в следующем цикле передачи вторая кодовая комбинация проверяется так же, как и в первом цикле.

Блоки, принимающие две другие кодовые 1 комбинации, не 1изображенные, на чертеже, содержат каждый: блок стробирования 4, триггер 8, ключи 9 и 11, блок 10, счетчик

12, алемент ИЛИ 15 и работают аналогич но. После приема всех четырех кодовых комбинаций на выходе счетчика 14. числа принятых кодовых комбинаций появляется сигнал, который обнуляет все схемы устройства и возвращает триггеры 8 в исходное состояние. Все схемы обнуляются бло ком 16 в тех случаях, когда исчерпывается максимальйо допустимое число ииклов ий реда»и данного сообщении.

Блок 16 формирования сигнала запрос" работает так, что за время приема одного зо цикла сигнал «запрос вырабатывается только один раз, независимо от того, один или несколько сигналов поступает на ее входы ° эа этот цикл.

Совместное выполнение операций по ис-З правлению ошибок в кодовых комбинациях и кодовых алементах с последующей проверкой исправленных кодовых комбинаций поэво лает уменьшить затрачиваемое на исправленне ollfHGDK время более, »ем нп 50 «по .. ;п1н нию с известным способом при ис.поль: .>ппппи нзбьгго»ного кода П (K ) ° 42 (24) и иботе по кяаналу с вероятностью оп ибки и нг.м

Р *2 10 без снижения достоверности принятой информации:

Формула изобретения

Способ исправления ошибок в системах связи с многократным повторением сообщений, состоящих из кодовых комбинаций обнаруживающего кода, заключающийся в приеме кодовых комбинаций, анализе и обнаружении в первом цикле передачи ошибок в каждой кодовой комбинации, анализе в последующих циклах передачи только тех кодовых комбинаций, в которых ошибки обнаружены во всех предыдуших циклах передачи, и запоминания кодовых комбинаций, принятых беэ ошибок, о т л и ч а ю» шийся тем, что, с целью ускорения обработки сигналов, дополнительно запоминают кодовые комбинации, принятые с ошибками, выявляют одноименные кодовые комбинации с ошибками эа заданное число циклов перодачи, для каждой из которых поалементно исправляют ошибки по критерию большинства, выделяют исправленные кодовые комбинации и запоминают нх, а кодовые комбинации, в которых обнаружены ошибки пооле исправления, стирают.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство l4 187395, G 06 F 11 11// 0088, 1966.

2. Патент США М 3428944, кл. 340-1461 . 1869, Составите и В, 1эеляк овин ! едчктор fi. Федотон Т хред М, Г!ехидная Корректор А. Гриценко

Заказ 2R16/42 Тираж 815 Подписное !!!!!!!!!!!! Государственного комитета Совета Министров СССР по делам нзобрегоний и открытий

113035, Моска», Ж-35, f öóøñêàÿ наб., д, 4/5

Фйднал !!Л!! Патент, г, Ужгород, ул. Проектная, 4