Способ выделения ошибок из испытательного псевдослучайного сигнала в виде м-последовательности и устройство для его осуществления

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЮВДЬСТВУ

Союз Советских

Социалистических

Республик (и)157 1917 (6|) Дополнительное к авт. свил-ву (5|) М. Кл.

Н 04 В 3/46 (22) Заявлено 21. 11.75 (21) 2192056/09 с присоединением заявки № (23) Приоритет (43) Опубликовано 05,09.77.Бюллетеиь № 33

Государственный комитет

Совете Мнннстров СССР оо делам изобретений н открытий (53) УДК 621,394.

662.2 (088.8) (45) Дата опубликования описания,17.10.77

t (72) Авторы изобретения

В. М. Минкин и А. Б. Углов (71) Заявитель (54) СПОСОБ ВЫДЕЛЕНИЯ ОШИБОК ИЗ ИСПЫТАТЕЛЬНОГО

ПСЕВДОСЛУЧАЙНОГО СИГНАЛА В ВИДЕ М-ПОСЛЕДОВАТЕЛЬНОСТИ И УСТРОЙСТВО, ДЛЯ ЕГО ОСУШЕСТВЛЕНИЯ

Изобретение относим:я к передаче цифровой информации и может использоваться в измерителях потери достоверности при пере» дачи цифровой информации, а также в устройствах синхронизации. 5

Известно устройство дпя осуществления способа выделения ошибся иэ псевдослучайного сигнала, содержатцее ключ, регистр сдвига, селектор, полусумматоры те.:,счетчик сов- щ падений. Вход устройства соединен со входом одного полусумматора -и с::одйим полтосом ключа, выход которого связан со: входом регистра сдвига. К выходам ячеек. регистрасдвига подсоединены входы полусумматоров,оа единение которых между собой.и ячейками регистра образует пепь обратной связи,. а. также входы селектора, выход которого:под-. ключен параллельно к входу счетчйка и к ключу, Выход цепи обратной связи, являющий-Ю ся выходом одного иэ полусумматоров цепи обратной связи, соединен со вторым полюсом ключа и другим входом того полусумма -. тора, на который также подается входной сиг нап. Выход этого попусумматора подключен к другому входу счетчика, причем выхо по следовательно подсоединен к ключу (1$

Однако такое устройство обладает й1етвро таточнай точностью выделения ошибок.

Наиболее .близким по технической сущности к предлагаемому изобретению является способ выявления ошибок иэ.испытательного сигнала в виде М- последовательюсти, основанный; ю:. умножении принятой М-последовательности 2 -l :íå ае порождающий многотт член, делении последовательности, подклкяее ной в результате умножения на три и регист, рации ошибок, и устройство для осуществления этого способа, снабженное блоком умножения М-последовательности на ее цорожда юший многочлен, выход которого через блок деления на три подсоединен ко входу блоке регистрации ошибок pe, Однако этот способ и устройство для его реализации неь обеспечивают высокой точности выделения ошибок, так как одновременно с исходным псевдослучайным сигналом на порождающий многочлен умножителя приходит и поток ошибок, а деление числа ошибок sa

57 1917, 3 три приводит лишь к приближенной оценке числа действительных ошибок.

Цепь изобретения - повышение точности выдепения ошибок при минимизации времени вхождения в синхронизм. 5 йая етого в способе выделения ошибок из испытательного сигнапа в виде М-поспедовательности, основанном на умножении принятой М-поспедоватепьности с периодом

2 -1 на ее порождающий многочпен, депеIl нии последовательности, полученной в реэупь тате умножения, и регистрации ошибок, депение носпедовательности, полученной в ре:зупьтате умножения, осуществляют непрерыв-1 но на порождающий многочлен при наличии на . П +1 тактах сигналов М-последовательности и последовательности, полученной в ре зультате умножения, и прекращают деление при отсутствии поспедних„В устройство дпя ооушествпения способа, имеющее блок умно- О женим М-последовательности на ее порожда ющий многочпеи, выход которого через блок деления на порождающий многочлен М-после- доватепьности подсоединен ко входу блока регистрации ошибок, введены элементы ИЛИ„ р;; счетчик расфазировки и триггер, при этом выходы установки начального состояния блока умножения М-последовательности на ее порождающий многочпен подкпючены через последовательно соединенные первый, второй,Зц элементы ИЛИ, счетчик расфазировки и триггер к соответствующим входам бдока дедения на порождающий многочпен M-последоватепьности, а выход блока умножения М-поспедова. тальноотн на вв лоложлмоинй многочлвн лолмНа ипочен ко вторым входам второго элемента

ИЛИ и триггера.

На чертеже представлена структурная элек. трическая схема устройства для осуществления способа выделения ошибок из испытательно) ного сигнала в виде М-последовательности, Устройство содержит блок 1 умно)кения М1 последовательности на ее порождающий многочпен, выход которого через блок 2 деления на порождающий многочлен М-после- 45 довательности подсоединен ко входу блока 3 регистрации ошибок, а также элементы ИЛИ

4, 5, счетчик 6 расфазировки и триггер 7, при этом выходы установки начального сос- . тояния блока 1 умножения М-поспедоватепь- 4 ности на ее порождающий многочлен подкпючЕны через последовательно соединенные первый 4, второй 5 элементы ИЛИ, счетчик 6 расфазировки и триггер 7 к соответствующим входам бдока деления 2 на порождающий многочпен М-последовательно, а выход блока умножения 1 М-последовательности на ее порождающий многочлен подкдючен - ко вторым входам второго элемента ИЛИ 5 и триг гера 7, 6о, 4

Сигнал М-последовательности, приходя: щий с исследуемого тракта, умножается йа" многочлен, порождающий эту М-последовательность.,По прошествии Г тактов (где И вЂ” максимальный показатель степени порождающего многочлена) после подачи вход:ного сигнала вти с момента расфазировки

1 сдвигам входной М-последовательности во времени - на выходе блока 1 умножения остается лишь последовательность ошибок, умноI женная на порождающий многочпен. Если при

t наличии М-последовательности на входе бл6 ка 1 после укаэанного выше момента в течение К тактовых интервалов (где k>l1) на выходе бпока 1 множения не будет ни одной ошибки, то значительно возрастет вероятность отсутствия ошибки в течение того же промежутка времени и во входном сигнале.: С увеличением К эта вероятность возрас- тает, однако с достаточной для практики тснностью можно принять К = P3 + 1. Если в этот момент установить блок 2 деления в нулевое состояние, т.е. задать нулевые начапьные условия, то последующие ошибки, пройдя блок 1 умножения, будут правильно выдепяться блоком 2 деления.

Устройство, реализующее предложенный способ, работает следующим образом.

B случае отсутствия ошибок во входной, М-последовательности, поступающей на вход регистра 8 сдвига и вход алемента 9 сравнения блока 1 умножения на входе элемента 9 сравнения сохраняется состояние логического нуля. При этом отсутствует сигнал сброса счетчика 6 расфазировки, устанавливающего триггер 7 в состояние, при котором он "обнупяет» все ячейки дополнительного регистра 10 сдвига, блоком 2 депения. Очевид но, что на выходе всего устройства сохраня- ется логическое состояние нуля.

При наличии во входном сигнале ошибок первая иэ них, выделенная элементом 9 срав. нения, сбрасывает счетчик 6 расфаэировки и устанавливает триггер 7 таким образом, что снимается сигнал обнуления дополнитель ного регистра 10 сдвига.

После чего начинает работать блок 2 деления на порождающий многочлен, который, должен произвести правильное выдепение имеющегося во входном сигнале потока ошибок.

При перерыве связи сигнал с выхода элемента ИЛИ 4 через элемент ИЛИ 5 сбросит счетчик 6 расфаэировки, а триггер 7 останется в нулевом состоянии, в которое он будет установлен ошибками, выделяющимися в течение Vt тактов с момента возникновения перерыва Hs выходе элемента 9 сравнения.

В этом сдучае блок деления 2 будет работать в режиме генерации М-последователь571917

2

l ности с вероятностью появления нулей и еди» ниц, близкой к 0,5.

: Если произошел временной сдвиг входной ! последовательности, то, несмотря на возмож ное отсутствие ошибок во входном сигнале, на выходе устройства будет ненулевая поспедовательность. Однако, по прошествии не болеф чем И тактов, во время которых возможно появление ошибок за счет расфазировки на выходе элемента 9 сравнения триггер 10

7, переброшенный выходным сигналом счет чика расфазировки 6, обнулит даполнитель- ный регистр 10 сдвига, введя таким образом блок 2 деления в сннхрониэм с входной ,М-последовательностью, 1

Предложенное устройство обеспечит высокую точность выделения ошибок из псевдослучайной последовательности и минимально возможное время нхождения в сиихроинэм блока депенйя с приходящей псевдослучайной последовательн :тью после расфазировки.

Формула изобретения

1. Способ выделения ошибок иэ испытательного i псевдослучайного сигнала в виде

М-поспедовательности, основанный на умно» женйи принятой М-последовательности с периодом 2 -1 .на ее порождающий многочлен,ЗО делении последовательности, полученной в результате умножения, и регистрации ошибок, о т и и ч а ю шийся тем, что, с целью повышения точности выдепения ошибок при минимизации времени. вхождения в синхронизм

Т, 6 депение посдедовательности, попученной в результате умножения, осуществляют непрерыв- . но на порождающий многочлен при наличий на 13 +1 тактах сигналов М-последовательности и последовательности, подученной в. результате умножения, и прекращают деление при отсутствии последних.

2. Устройство для осуществления способа по п. 1, имеющее блок умножения М-поспедовательности на ее порождающий многочпен, выход которого через блок деления на порож. дающий многочлен М-последовательности подсоединен ко входу блока регистрации ошибок, о т л и ч а ю щ е е с я тем, что, введены элементы ИЛИ, счетчик расфазировки и триг

rep, при этом выходы установки начального состояния блока умножения М-последоватепьности на ее порождающий многочлен подкпючены через последовательно соединенные первый, второй -элементы ИЛИ, счетчик расфаэировки и -триггер к соответствующим входам блока деления на порождающий многочлен

М-последовательности, а выход блока умножения М-последовательности íà ее порожда ющий многочлен подкпючен ко вторым входам второго элемента ИЛИ и триггера.

Источники информации, принятые во внй» мание при экспертизе:

1. Тепляков И; М„Калашников И. Й., Рощин B. В, Радиолинии космических систем передачи информации. М., Советское радио, 1 97 5, с. 1 7 1-1 74.

2 Post о &се- Иес1мс Еирпееип

Zornag j_#_o 4, 1971, с. 245.

И, ЦНИИПИ Заказ 3288/40

Тираж 815 Подписное

Фипиап ППП Патент, г. Ужгород, ул. Проектная, 4