Дифференцирующе-сглаживающее устройство

 

l.

О П И С А Н И Е „, „„, -„

И ЗО6РЕТЕ Н И Я

К АВТОРСКОМУ СВИДНЕПЬС7ВУ

Союз Советских

Социалистических

Республик (61) 1(ополнцтельно» к авт. свил-ву—

2 (51) !. liл. . 0(Р 1 "l l (22) Заявлено 10.03.75 (21) 21150Р8/21 с присоединением заявки № (23) Приоритет

Государственный комитет -

Совета Министров СССР оо делам изобретений, и открытий (43) Опубликовано 25.10.77. Бюллетень %3,. (53) У 1.Е 6F 1.: :.. (08 . -с ) (45) Дата опубликования описания 11.11 77 (72) Авторы изобретения

10. М, Смирнов, Г. Н, Воробьев, Е. С. Потапов и B. B. Сi, .

Московское ордена Ленина и ордена Трудового 1цаснсп о .1. ц.t «и высшее техническое училише им, Н, Э. Бауман» (71) Заявитель (54) ДИФФЕРЕНШИРУ10ШЕ-СГЛА)Е11ВА10ЩЕ l:

УСТРОЙСТВО

Изобретение относится к области цифровой вычислительной техники и автоматического управления.

Известно дифференцируюше-сглаживаюшее устройство, предназначенное для вычис- 5 пения сглаженного значения первой производной при линейной траектории и фиксированной Й -мерной выборки входного несглаженного, сигнала для случая его представления в виде суммы полезной составляюшей и адди-IO тивной случайной помехи 1 11, Известное устройство включает в себя блок оперативной памяти на Я щ -разрядных чисел для хранения входной выборки, 15 блок постоянной памяти на Я ттт — разрядных чисел для хранения весовых коэффициентов данного метода сглаживания и операционный блок для выполнения операций умножения и суммирования. 20

Использование известного дифференцируюше-сглаживаюшего устройства приводит к большим аппаратурным и временным затратам, обусловленным К -кратным выполнением операций суммирования и умножения. 25

Наиболее близким по сущности техническим решением данной задачи явля.т .. д ифференцируюше-сглаживаюшее устроиство, содержащее блок памяти, блок управления и блок вычисления козффици нтов, причем вход устройства подключен к первому входу блока памяти, выход которого подключен к первому входу блока вычисления коэффипиентов (2

Недостатком известного устройства является большой объем оборудования и низкое быстродействие, являюшееся следствием того, что его синтез проведен по критерию минимума среднеквадратической флуктуационной ошибки при нулевой динамической ошибки. B нем реализуется уравнение спектральной свертки, ядро которой получено в результате решения уравнения минимума дисперсии флуктуационной ошибки в спектрал; ной области функционального пространства

Радемахера. На выходе такого фильтра получаются сглаженные значения первой производной вхсдного сигнала с минимальной в личиной среднеквадратической фпуктуационной ошибки (СКО ) 57 (531

L д,. Л „, — СКО входного сигнала;

Лт — интервал дискретизации.

Врел я вычисления первой производной в известном устройстве составляет ™(сд оп)

В большинстве практических случаев допустимо определенное отклонение величины флуктациопной CKO (примерно до 10%) от минимальной, что дает возможность упростить д ифференцируюше-сглаживающее устройство и сократить временные затраты на вычисление первой производной, Целью изобретения является упрощение дифференцируюше-сглаживающего устройства и повышение его быстродействия, Поставленная цель достигается тем, что д иффе ренцируюше-сглаж иваюше е устройство кроме блока управления (БУ), блока вычисления коэффициентов (БВК), и блока памяти, первый вход которого подключен к входу устройства, а выход — к первому входу блока вычисления коэффициентов, содержит реверсивный счетчик, элемент И и элемент задержки, причем первый выход блока з0 управления подключен к первому входу элемента И, выход которого подключен соответственно к второму входу блока вычисления коэффициентов и через элемент задержки к первому входу реверсивного счетчика, 35 выход которого подключен к второму входу блока памяти, третий вход которого подключен к второму выходу БУ, первый, второй и третий выходы БВК подключены соответственно к выходу устройства, входу БУ и 10 второму входу элемента И, четвертый вл.— ход БВК подключен ко второму входу реверсивного счетчика, при этом блок вычисления коэффициентов (БВК) содержит сумма,тор, два элемента И и генератор функций, 4S приче.. первый вход БВК подключен к первому входу сумматора, выход которого подключен к первому выходу БВК, второй вход которого подключен к входу генератора функции и к первым входам элементов И, выходы которых подключены к второму и третьему входам сумматора, вторые входы элементов И подключены соответственно к первому и второму выходам генератора функций, третий, четвертый и пятый выходы которого подключены соответственно к второму, третьему и четвертому выходам блока вычисления коэффициентов, и при этом генератор функций содержит >g последова60

-:лько соединенных триггеров, причем прямой и инверсный выходы (1т-1)-ого триггера подюиочены соответственно к первому и второму выходам генератора функций, прямой и инверсный выходы )g -го триггера подключены соответственно к третьему и четвертол у выходам генератора функ ий, вход (и -1)-ого триггера подключен к пятому выходу генератора функций.

На чертеже представлена блок-схема пр.-.длагаемого устройства.

Дифференцирующе-сглаживающее устройство содержит блок 1 памяти, блок 2 вычисления коэффициентов, состоящий из сумматора 3, двух элементов И 4 и 5, генератора функций 6, содержащего ц последовательно соединенных триггеров, блок 7 управления, элемент И 8, элемент задержки

9, реверсивный счетчик 1 О.

Устройство работает следующим образом, f-(а этапе переходного режима происходит накопление выборки входного сигнала в блоке

1, причем входной сигнал подается на его первый вход. После того, как в блоке 1 будет записано )(значений решетчатой функции входного сш нала, устройство переходит к установившемуся режиму.

В начальной стадии установившегося ре ° жима по сигналу из блока 7, поступающему на шины обнуления сумматора 3 и генера-. тора функций 6 и шины обнуления и установки режима суммирования реверсивного счетчика 10 <шины обнуления и устй овки режима суммирования на чертеже не показаны), сумматор 3, генератор функций 6 и реверсивныйсчетчик 10 устанавливаются в исходное нулевое состояние, а реверсивный счетчик к тому же — в режим суммирования, Нулевое состояние реверсивного счетчика является адресом первой точки выборки, H поледуюших Н/4 циклах работы устрой ства блок 7 выдает два сдвинутых на один такт управляющих импульса, первый из которых поступает с первого выхода блока 7 на третий вход блока 1 и считывает содержимое ячейки блока, адрес которой записан в реверсивном счетчике 10, на вход сумматора 3. Второй импульс поступает со второго выхода блока 7 через открытый элемент И 8 на вход генератора функций 6, первые входы элементов И 4 и 5 и через элемент задержки 9 на первый вход реверсивного счетчика 10, При этом изменяется годержимое генератора функций и реверсивного счетчика на единицу, а поскольку (Q -1)-ый разряд генератора функций обнулен, и.:;ульс пройдет через открытый элемент

П 5 на шину суммирования сумматора 3. На сумматоре выполнится операция сложения, .В ()Qf)ЧЛЛЕЛЕ Н)) С - Е ИМ B f)EÅÂ()f)(° ИВНОМ С ((. Гчике 10 будет сформирован адрес следу)О—

iaeA точки выборки.

ВК/g -Ом цикле сигнал с блока 7 пройлет через все (И -2) разряды генератора функ- 5 ций и поступит с выхода (f-f -2)-ого разряда на вход (Г(-1)-Ого разряда и параллельно на второй вход реверсивного счетчика 10, причем в ().е -1)-ый разряд булет записан код елиницы и выход блока 7 будет подклео-10 чен через открытый элемент И 4 к шине вычигания сумматора 3, а реверсивный счетчик 10 будет одновременно обнулен и установлен в режим вычитания. После этого задержанный на элементе задержки 9 импульс поступит на первый вход реверсивного счетчика 10 и выполнит операцию вычитания. На реверсивном счетчике установится двоичный код числа Я -1, т,е. адрес конической точки выборки.

На последующих циклах в сумматоре 3 будет выполняться операция вычитания, а на реверсивном счетчике 10 формироваться адреса последних Ц/4 точек в обратной последовательности. 25

По истечении Ц/2 циклов на сумматоре

3 все g/4 первые точки входной выборки будут просуммированы с прямыми знаками, а все Я/4 конечные точки с обратными (вычтены) и на нем сформируется двоичный З0 код числа с точностью до масштабного коэффициента совпадающего с величиной первой ю производной входного сигнала. Старший Е1-ый разряд генератора функций установится в единичное положение и заблокирует с по- 35 мощью элемента И 8 выход блока 7. Кроме того, с единичного выхода и -ого разряда генератора функций 6 в блок 7 поступит сигнал завершения процесса расчета производной. 40

Для вычисления первой производной на последующих моментах дискретного времени необходимо выполнить сдвиг информации в блоке 1 на одну ячейку, в освободившуюся записать новую текущую координату, подать 45 сигнал обнуления сумматора 3, генератора функций 6 и реверсивного счетчика 10 и установить последний в режим суммирования.

Использование предлагаемого устройства позволяет вычислить производную за время

"(2 г 1) СЛ ОГ(Е что приводит к сокрашению временных затрат в К раз, см. (2) и (3)5S

Т(2

Е(- — =г = Ро,Н и

Упрощение устройства постигается за счет исключения сумматора, слвигового ре60 гистра и коммутатора, содержащего (1 двухе)хОдое)е:ех э)(емРнто)) f I ели)е П -Rx< (li. ч p! элемеltT IIJl f1 и Олнн элемент I ff ., )(,)а .)< -. нОЙ их Одним ()ее)е()сивным ц -f)Q:çряц)(ым счетчиком, Олнил(элементом И и Одним -)ле— ментом задержки.

Увеличение дисперсии фпуктуационнь(х ошибок в данном дифференцирующе-сглаживающем устройстве и в предельном случае (при К - оа ) составляет не более 10% (Дг =1,0894 < ). формула изобретения

1. Дифференцирующе-сглаживающее устройство, содержащее блок, памяти, блок управления и блок вычисления коэффициентов, причем вход устройства подключен к первому входу блока памяти, выход которого подключен к первому входу блока вычисления коэффициентов, о т л и ч а ю— щ е е с я тем, что, с целью упро)цения устройства и повышения его быстродействия, оно содержит реверсивный счетчик, элемент И и элемент задержки, причем первый выход блока управления подключен к первому входу элемента И, выход которого подключен соответственно к второму входу блока вычисления коэффициентов и через элемент задержки к первому входу реверсивного счетчика, выход которого подключен к второму входу блока памяти, третий вход которого подключен к второму выходу блока управления, первый второй и третий выходы блока вычисления коэффициентов под; ключены соответственно к выходу устройст ва, входу блока управления и второму входу элемента И, четвертый выход блока вычисления коэффициентов подключен к второму входу реверсивного счетчика.

2. Устройство по и, 1, о т л и ч а ющ е е с я тем, что, блок вычисления коэффициентов содержит сумматор, два элемента И и генератор функций, причем первый вход блока вычисления: коэффициентов подключен к первому вхолу сумматора, выхол которого подключен к первому выходу блока вычисления коэффициентов, второй вход которого полключен к входу генератора функций и к первым входам элементов И, выходы которых подключены соответственно к второму и третьему входам сумматора, а вторые входы элементов И подключены соответственно к первому и второму выходам ген ратора функций, третий, четвертый и пятый

577531.

1 Г (I

Составитель Т Арец рв

"ехред И. Климка Корректор М, немчик

Редактор Н. Хл удова

Заказ 4186/36 Тираж 8 18 Подписное

ЦПИИПИ Государственного комитета Совета Министров СССР по делам изооретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП Патент", г. Ужгород, ул. Проектная, 4 выходы которого подклк чены соответственно к второму, третьему и четвертому выходам блока вычисления коэффициентов, 3. Устройство поп, 2, о тл ичаю щ е е с я тем, что генератор функций содержит VI последовательно соединенных тригI еров, причем прямой и инверсный BbTходы (И-1)-го триггера подключены соответственно к первому и второму выходам генератора, прямой и инверсный выходы П -го триггера подктпочены соответственно к третьему и четвертому выхода v Гене(?ат ? I (1, Вход (II —.1 )-т o триггера подключен к пятому выходу генератора.

Пото лники информации принятые во вни1 мание при экспертизе

1, Кузьмин С. З.,Основы теории цифровой обработки радиолокационной информации, Сов, радио., М., 1974, с. 219, рис. 6.6.

2. Описание к заявке на изобрете ние

% 2007207/18-24, 20.03.74 >

М. кл. Q 06 F 15/32, по которой принято положительное решение,