Устройство для выборки информации из блоков памяти

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (11) 58347 1 (I !

I (6l) Дополнительное к авт. санд-ву (22) Заявлено 19.04.76 (21)2349116/18-2 с присоединением заявки № (23) Приоритет(43) Опубликовано 05.12.77. Бюллетень №4 (51) М. Кл.

& 11 С 8/02

Государственный комитет ломте Миннотров СССР но девам изобретений н открытий (53) УДК 681.327. .66 (088. 8) (45) Дата опубликования описания 20 12 77 (т2) Авторы изобретения

Н. В. Сдатчиков и С. N Тихонов (7I) Заявитель (54) УСТРОЙСТВО ДЛЯ Во1БОРКИ ИНФОРМАЦИИ

И3 БЛОКОВ ПАМЯТИ

Изобретение относится к области вычиолительной техники и может быть использовано в быстродействующих магнитных ЗУ при построении оконечной ступени дешифратора системы выборки. 5

Известны устройства для выборки информации иэ блоков памяти, которые содержат многоступенчатые дешнфраторы, выполненные иа транзисторах, и накопители f 1I.

Наиболее близким техническим решением 10 к изобретению является устройство, содержащее двухкоордннатную транзисторную матрицу, формирователь тока, подключенный через соответствующие первые ключи к одним из координатных шнн транзисторной матри !5 цы, другие координатные шины которой подключены к выходам соответствующих вторых ключей, и элемент задержки. (2) Однако в таких устройствах при работе на индуктивную нагрузку на транзисторах его двухкоординатной матрицы рассеивается большая мощность.

Цель изобретения - снижение рассеиваемой мощности. 25

Поставленная цель достигается тем, что предложенное устройство содержит управляемый стабилизированный делитель иаптнвкения, один нэ выходов которого подключен к шине питания вторых ключей, другой - к их общей шине, а вход через элемент задержки - к формирователю тдка.

На фиг. 1 приведена схема устройства для выборки информации нз блоков памяти; на фиг. 2 - временная диаграмма его работы.

Устройство содержит двухкоординатную транзисторную матрицу на транзисторах 1-4, базы которых объединены координатными шинами 5 и 6, а эмиттеры - шинами 7 и 8 соответственно. К коллекторам транзисторов

1-4:, подключены индуктивные нагрузки 9, другие концы которых соединены с шиной

10 нулевого потенциала. Шины 7 и 8 подключены к коллекторам образукицих первые ключи транзисторов 11 и 12, эмиттеры которых соединены с формирователем тока 13.

Шины 5 и 6 подключены ко вторым управляющим ключам 14 и 15 напряжения, выполненных, в частности, на транзисторах 16 и

583474

17 противоположного типа проводимости, базы и эмиттеры . которых соответственно объе1 динены. Коллектор транзистора 16 подклк чен к шине питания 1 8, а коллектор транзистора 17 - к общей шине 19 ключей 14

I 5 и 15. Объединенные эмиттеры транзисторов 16 и 17 соединены с обшей шиной 19 через резистор 20. Входы вторых ключей

14 и 15 через шины 21 и 22 подключены к соответствующим выходам устройства.

Шины 18 и 19 подключены соответственно к выходам 23 и 24 управляемого стабилизированного делителя напряжения 25, который включен между источниками напряжения+Б, и -U . Управляемый вход 26 делителя напряжения 25 соединен с шиной

27 запуска формирователя тока 13 через элемент задержки 28.

Величины уровней напряжения на выходах 23 и 24 делителя 25 изменяются при наличии на его входе 26 управляющего сиг-.нала, причем разность напряжений на выходах 23 и 24 всегда постоянна. Соответственно изменяются уровни напряжений на шинах

18 и 19 и, следовательно, на шинах 5 и 6. z5

Делитель напряжения 25 содержит, в частности, диоды, табилитроны и т.п., в цепь которых ключен транзисторный ключ, с помощью которого изменяется коэффициент деления напряжения, Управление ключами 30

11 и 12 осуществляется по шинам 29 и 30 от другой ступени устройства. Если в качестве первых ключей использую"ся переключатели с неизолированнымл выводами, то управление ими осуществляется через клю- З5 чи, аналогичные ключам 14 и 15, шина питания и общая шина которых подключена к

3 е соответствующим дополнительным выходам делителя напряжения 25.

Устройство работает следук-цим образом.4О

Если, например, выбран один из первых ключей, то транзистор 11 открыт, транзистор 12 заперт, на шине 5 устанавливается разрешающий уровень напряжения U, а на шине 6 — запрещающий уровень напряжения 45

05, При подаче на шину 27 импульса запуска формирователя П длительностью Г

5Х запускается формирователь тока 13 и через выбранные транзисторы протекает ron в соответствующую нагрузку 9. В момент, когSO да падение напряжения на индуктивной нагрузке 9 становится минимальным, от импульса запуска U с задержкой ь изменяются уровни напряжения на выходах 23 и 24 де55

4 лителя 25 и ца шипах 5 и 6 U и V< на время, равное C><, соответственно устанавливаются новые разрешающий Ц ° и запрещающий tJ уровни напряжений. Одновременное измейение уровней напряжений на шинах 5 и 6 происходит на величину

aV = р- Uр У СО 5

Для обеспечения нормальной работы уст ройства необходимо выполнить следующие условия:

1 Uî Uþ кб,нос. 1цо Р ь гдето, — потенциал общей шины нагрузок 9;

Ц. — максимальное напряжение между какцС, коллектором и базой открытого транзистора

1 матрицы в режиме насыщения;

ЦЬ - амплитуда напряжения Иф на индуктивной нагрузке 9 во время нарастания гойа I 9.

Падение напряжения на открытом транзисторе 1 во время вершины и спада тока в индуктивной нагрузке при новом разрешающем уровне Q минимально и не зависит от величины протекающего тока, что значительно снижает рассеиваемую мощность на открытых транзисторах двухкоордннатной матрицы в широком диапазоне коммутируемых токов. формула изобретения

Устройство для выборки информации иэ блоков памяти;- содержащее двуккоординатную транзисторную матрицу, формирователь тока, подключенный через соответствующие первые ключи к одной из координатных шин транзисторной матрицы, другие координатные шины которой подключены к выходам соответствующих вторых ключей, и элемент задержки, отличаю еес я тем, что, с целью снижения рассеиваемой мощности, оно содержит управляемый стабилизированный:делитель напряжения, один из выходов которого подключен к шине питания вторых ключей, другой — к их обшей шине, а вход через элемент задержки — и формирователю тока.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство CCCP

N 434479, кл. G 11 С 7/00, 1974.

2. Вопросы радиоэлектроники, Серия ЭВТ, Л 1, 1971. стр. 119-127.

583474

Фиг. 2

Составитель В. Фролов

ТехрецЭ. Чужик Корректор С. Гарасиияк

Редактор Л. Утехина

Заказ 4899/56 Тираж 729 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР ао делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4