Цифровое устройство для вычисления функций

 

п11 593215

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик т .У

1 1 еэ (61) Дополнительное к авт. свид-ву (22) 3аявлсно 19.05.76 (21) 2362777/18-24 с присоединением заявки ¹ (51) М. Кл.з 6 06F 1,5/34

Совета Министров СССР па делам изобретений и открытий (43) Опубликовано 15,02.78. Бюллетень № 6 (45) Дата опубликования описания 18.02.78 (53) УДК 681,325(088.8) (72) Авторы изобретения

В. Э. Штейнберг и В. Р. Толокновский (71) Заявитель (54) ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ

Гасударственный комитет (23) Приоритет

Изобретение относится к области автоматики и вычислительной техники и может найти применение при разработке специализированных вычислителей для систем автоматического управления, для вычислительных преобразователей форм информации и т. д.

Извсстен функциональный преобразователь, содержащий счетчик, элементы И и

ИЛИ и управляюгцую матрицу (1).

Известен также функциональный преобразователь, содержащий управляемый делитель частоты, дешифратор, счетчик и делитель частоты (2).

Общим недостатком известных устройств является пониженная точность воспроизведения функций, определяемая ограниченным диапазоном изменения коэффициентов передачи на подпнтерва lax аппроксимации.

Ближайшим по технической сущности к предлагаемому изобретению является цифровое устройство для вычисления функций, содержащее делитель частоты, элемент задержки, счетчик и два управляемых делителя частоты, счетный вход первого из которых соединен с входом устройства (3).

Недостатком прототипа является конструктивная сложность реализации, обусловленная необходимостью использования блоков памяти, осу:цествляющих хранение и выбор коэффициентов передачи на подинтервалах аппроксима ции.

Целью изобретения является упрощение устройства при вычислении функций, в част1 ности вида у = — . Это достигается тем,что в предлагаемое устройство введен элемент запрета, входы которого соединены соответственно с выходами управляемых делителей частоты, aвыхо,д подключен к вы,х:оду устройства и входу делителя частоты, соединенного

10 выходом с входом элемента задержки и разрешающим входом второго управляемого делителя частоты, подключенного счетным входом к входу устройства, причем выход элемента задержки соединен с входом счетчика, подключенного разрядными выходами к управляющим входам управляемых делителей частоты. Кроме этого, второй управляемый делитель частоты содержит регистр памяти и делитель частоты, счетный вход и выход которого подключены соответственно к счетному входу и выходу управляемого делителя частоты, а разрядные входы делителя частоты соединены с выходамп регистра памяти, подключенного разрядными входами и входом разрешения переписи соответственно к управляющим входам и разрешающему входу управляемого делителя частоты.

На чертеже показана блок-схема предлагаемого устройства.

Устройство содержит управляемые делители частоты 1 и 2, элемент запрета 3, делитель

5932 И

1 дг

n — 1

Кд, — —, и

Типография, пр. Сапунова, 2 частоты 4, элемент задержки 5 и счетчик 6.

Управляемый делитель 2 выполнен на делителе частоты 7 и регистре памяти 8. Счетные входы делителей 1 и 2 соединены с входом 9 устройства, выход 10 которого подключен к выходу элемента запрета 3 и входу делителя частоты 4.

Устройство работает следующим образом.

В исходном состоянии в счетчик 6 и регистр

8 записывается по единице.

При поступлении на вход 9 импульсной последовательности, представляющей переменную х, на выход устройства пост, пает число импульсов в зависимости от состояния счетчика 6, которое определяется числом переполнений делителя 4.

Воспроизводимая функция имеет постоянный шаг приращения Лу, определяемый коэффициентом деления делителя частоты 4, и переменный шаг приращения Лх, величина которого зависит от номера участка аппроксимации. Текущий номер и участка аппроксимации определяется на основе суммирования в счетчике 6 выходных импульсов делителя частоты 4, прошедших через элемент задержки

5. Выходной код счетчика 6 управляет коэффициентом передачи К 1 делителя 1 и коэффициентом передачи Кдг делителя 2. Благодаря наличию регистра и мяти 8 и элемента задержки 5 для текущих коэффициентов передачи делителей 1 и 2 выполняется соотношение

Общий коэффициент передачи делителей 1 и 2, включенных на элемент запрета 3, равен

+ — дг д1—

> и (и — 1) (так как Кд (Кдг, то из большей частоты с выхода делителя 2 с помощью элемента запрета вычитается меньшая частота с выхода делителя 1).

Таким образом, устройство при заданной точности вычислений позволяет более просто по сравнению с известными функциональными преобразователями реализовать вычисление функций вида у=1/х.

Формула изобретения

1. Цифровое устройство для вычисления функций, содержащее делитель частоты, элемент задержки, сче-.чик и два управляемых делителя частоты, счетный вход первого из

10 которых соединен с входом устройства, о тл и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введен элемент запрета, входы которого соединены соответственно с выходами управляемых делителей частоты, а

15 выход подключен к выходу устройства и входу делителя частоты, соединенного выходом с входом элемента задержки и разрешающим входом второго управляемого делителя частоты, подключенного счетным входом к входу устройства, причем выход элемента задержки соединен с входом счетчика, подключенного разрядными выходами к управляющим входам управляемых делителей частоты.

2. Устройство по п. 1, отличающесся тем, что второй управляемый делитель частоты содержит регистр памяти и делитель частоты, счетный вход и выход которого подключены соответственно к счетному, входу и выходу управляемого делителя частоты, а разрядные входы делителя частоты соединены с выходами регистра памяти, подключенного разрядными входами и входом разрешения переписи соответственно к управляющим входам и разрешающему входу управляемого

35 делителя частоты.

Источники информации, принятые во внимание при экспертизе

1. Браго Е. Н. Функционально-кодирующий преобразователь фазомодулированных сигналов от дифференциально-трансформаторного датчика, Известия ВУЗов «Приборостроение»

1973, № 12, с. 9 — 14.

2. Авторское свидетельство СССР № 376778, кл. G 06G 7/26, 1971.

45 3. Авторское свидетельство СССР№469213, кл. Н ОЗК 13/20, 1973.

Редактор И. Шубина Составитель С. Казинов

Корректор Л. Денискина

Заказ 3344/4 Изд. № 240 Тираж 818 Подписное

НПО Государственного комитета

Совета Министров СССР по делам изобретений и открытий

113035, Москва, 5К-35, Раушская наб., д. 4/5

Цифровое устройство для вычисления функций Цифровое устройство для вычисления функций 

 

Похожие патенты:

Изобретение относится к информатике и вычислительной технике и предназначено для получения, обработки, кодирования, передачи, хранения и восстановления информации

Изобретение относится к области вычислительной техники и может быть использовано при разработке специализированной аппаратуры АСУ оперативного звена ВПВО при решении задачи распознавании оперативно-тактических ситуаций

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к области цифровой вычислительной техники и предназначено для моделирования комбинаторных задач при проектировании радиоэлектронной аппаратуры, автоматизированных систем управления и средств электронной вычислительной техники

Изобретение относится к устройствам цифровой обработки сигнала

Изобретение относится к вычислительной технике и может быть использовано для поиска экстремума функции одного аргумента методом дихотомии

Изобретение относится к вычислительной технике и может быть использовано для вычисления функций при задании аргумента в широтно-импульсной форме

Изобретение относится к железнодорожному транспорту

Изобретение относится к области цифровой вычислительной техники и предназначено для моделирования комбинаторных задач при проектировании вычислительных систем (ВС)

Изобретение относится к вычислительной технике
Наверх