Устройство для перемножения напряжений

 

Ъ

=-:", :КCÎJQЗИАЯ с." .".":- .. -:.,,; и Ч "СКАЙ

О Л И С А Н И т1

ИЗОБРЕТЕН И

К АВТОРСКОМУ СВИДЕТЕЛЬСТВ

Союз Советских

Социапистичесюа

Республик (61) Дополнительное к авт. свил-ву (22) Заявлено 24.02.76. (21) 2328539/

/ 61 с присоединением заявки № (23) Приоритет (43) Опубликовано 25.03.78. Бюллетень (45) Дата опубликования описания03.03

Госудерственный комитет

Совете Министров СССР оо делам изобретений и отнрытий

335 .8) (72) Авторы изобретения

В. Ц. Гусев, И. С. Кузнецов и В. Б. Моисеенко (71) Заявитель

Специальное конструкторское бюро

"Виброприбор (54) УСТРОЙСТВО ДЛЯ ПЕРЕМНОЖЕНИЯ

НАПРЯЖЕНИЙ

Изобретение относится к обпасти анапоговой вычиспитепьной техники и может быть испЮ ьзовано в моделирующих установках, вычиспитепьных машинах,,в устройствах промышленной электроники. 5

Известны устройства дпя перемножения напряжений, в которых операция умножения выпопняется путем логарифмирования сомножитепей с последующим суммированием погарифмов и антипогарифмировапием суммь ЦД, щ

В этих устройствах погарифм каждого сомножитепя, а также погарифм произведения представлен в виде дпитепьности импупьса.

При этом длитепьность импульса погарифма произведения равна сумме дпитепьностей 15 импупьсов логарифмов сомножителей, что приводит к потере быстродействия, в чем заключается один из основных недостатков таких устройств. Еспи перемножается тт. сомножитепей, и максимальное значение 20 логарифма отдепьного сомножитепя, например, 1„ „,то минимапьный интервап T между очередными цикпами перемножения должен быть;

1 > + ма.кс 25

Спедоватепьно,с увепичением тс уве1 пичивается Т, в резупьтате чего ухудшается быстродействие.

Кроме того, при считывании в бпок памяти резупьтирующего напряжения возникает дополнительная погрешность перемножения из-за того, что считываемое напряжение не фиксируется, а продолжает экспоненциально уменьшаться, при этом чем бопьше время считывания, тем дапьше резупьтирующее напряжение отклонится от истинного значения и тем больше будет эта погрешность.

Наиболее близким по технической сущности к предложенному устройству являет- . ся устройство, содержащее нупь-органы, первые входы которых соединены с источниками перемножаемых сигналов, ключ, выходы которого соединены с входом бпока памяти и с входом блока управпения, выход которого соединен с входом интегрирующей резистивно-емкостной цепочки)3 .

Однако это устройство обладает мапой точностью и мапым быстродействием.

59927 l

4!ель изобретения — повышение точности перемножения я увеличение быстродействия устройства. При этом время перемно» ения сомножителей получается не больше максимальной длительности импульса логарифма отдельного сомножителя и не зависит от числа сомножителей.

Это достигается тем, что предложенное устройство дополнительно содержит управляемую интегрирующую резистивно-емкостную цепочку и элемент И, входы которого соединены с выходами нуль-органов, а выход соединен с управлпощим входом ключа, информационный вход ключа соединен с выходом управляемой интегрирующей резистивноемкостной цепочки, входы которой соединены с соответствующими выходами нуль-органов и с выходом блока управления.

На фиг. 1 изображена блок-схема предложенного устройства;па фиг. 2 - управляемая интегрирующая КС-цепочка;на фиг. 3графики работы.

Устройство содержит интегрирующую резистивно-емкостную цепочку 1;.нуль-органы

2, 3; элемент И 4, управляемую интегрирун щую резйстивно-емкостную цепочку 5 клюя

6; блок 7 управления„блок 8 памяти; управляющие входы А, Б управляемой интегрирующей резистивно-емкостцой цепочки;запускающий вход В управляемой резистивно-емкостной цепочки X и М -источники перемножаемых си? налов 1 у прав ля ема я..интегрирующая цепочка содержит конденсатор 9, подключенный через ключ 10 к источнику заряда, причем .этот ключ коммутируется по запускающему входу. Параллельно к конденсатору 9 подключены резисторы 1 1, число которых равно числу сомножителей. Ветвь каждого резистора содержит ключ 12, коммутируемый по соотвеTствующему управляющему входу цепочки.

Устройство работает следующим образом.

Сигнал с выхода блока 7 управления задает начало циклу умножения. l1o этого момента (момент ф, на фиг.3) конденсатор интегрирующей резистивно-емкостной цепочки 1 заряжен до напряжения 0, не меньшего максимально возможной величины отдельного сомножителя, а конденсатор 9 управляемой интегрирующей КС-цепочки 5 заряжен до величины Ц и, равной т(.-ой степени напряжения U цепочки 1 ((и -число сомножителей), С началом цикла начинается разряд конденсаторов в обеих цепочках. При этом в цепочке 5 ключ 10 по запускающему входу

B разомкнут,i а ключи 12 замкнуты. На . фиг, 3 показана кривая С1 разряда конденсатора RC-цепочки 1 и кривая 5, по которой начинает разряжаться конденсатор 9 цепочки 5.

Предположим„что числс сомножителей два — Х и Y при этом больше Х

Исходное на1 ряжение конденсатора 9 цепочки 5 равно U2 . Кривая G цепочки 1 р характеризуется постоянной времени ЯС, неизменной дпя любого момента времени. щ Кривая цепочки 5 определяется постоянной времени С = — - С - ; ° Б момент вреR

У. меня 4j напряжение кривой O цепочки 1 сравнится с сомножителем 1 и на выходе нуль-органа 3 появится единичный нотен15 циал, которнй разомкнет ключ 10 в цепочке 5 по управляющему входу Б, Поэтому от момента g до момента Е„конденсатор Р цепочки 5 будет разряжаться по кривой, которая характеризуется по20 стоянной времени л =7 =CR, В момент времени х напряжение цепочки 1 сравнится с сомножителем Х, и на выходе нуль-органа 2 появится единичный потенциал, который разомкнет ключ в цепочке 5 по управ25 ляющему входу A. В результате цепь разряда конденсатора этой цепочки будет разорр вана, и напряжение на конденсаторе зафиксируется. На элементе 4 И произойдет совпадение единичных потенциалов нуль-органов

ЗО 3 и 2; в результате чего элемент 4 И откроет ключ 6 для отсчета напряжения с выхода цепочки 5. Это напряжение поступает в блок 8 памяти и используется для формирования выходного напряжения устройства

З .пропорционального произведению Х Ключ

6 подает команду блоку 7 управления об окончании цикла, после чего происходит подготовка и переход к следующему циклу работы.

40 Таким образом, весь цикл умножения происходит за время t „- t < (т.е. за время наибольшего из логарифмов(и не зависит от числа сомножителей, При этом операция умножения выполняется в соответствии с выражением:

- ХК = Y2 действительно, так как уравнение кривой

„ g g вовремя импульса (, - „, СЬХ; а > у ь ц

2., ф, g} а так как уравпение кривой 6 Ug U

Т( то всоответствии с этим уравнением и;шряжение на цепочке 5 в момент времени будет: у . () и ty a (t -1р) р 7(» /О,(2 о (Е т Е Р 2 е Е12

От момента по момента $ разряд х в цепочке 5 происходит по кривой g, урар; нелле которой: ц ц

2 е

599: 71

5 причем 0 Йу1 "- 3 у} = Y, поэтому в соответствии с этим уравнением напряжение на цепочке 5 в момент времени В будет:

Ug(t„)=Ч -t,„-С„ M «-СЕп -+ „УУУ е

Ч х и Y

Устройство работает аналогично при лю- 10 бом числе сомножителей. При чиспе сомножитепей П(Х, У, 3i, ... Р, М М ) операция умножения выполняется в соответст вии с выражением (предполагается . Х У Ъ Р M@M) IS хаю Ринк.. Ч" К " МХ И х" g . Р Я при этом число нудь-органов в устройстве, число входов. эпемента И и число ветвей с резисторами и кпючами в цепочке 5 увеличится до 9,, а в процессе перемножения

Д сомнежитепей по мере срабатываний нуль-органов постоянная времени Т разряда в цепочке 5 будет меняться поспедоватепьно, возрастая таким образом:

+ " "+ С --«СК-

% % % a

3. - 2

Общее же время разряда цепочки до вепичины, равной результирующему напряжению перемножения исходных D сомножитепей, равно длитепьности наибопьшего импульса, пропорционального логарифму отдепьного сомножителя.

Форму и а и з о б р е т е н и я

Устройство дня перемножения напряжейий содержащее нуль-органы, первые входы которых соединены с источниками перемножаемых сигналов, кпюч, выходы которого сое-. динены со входом блока памяти и са входом бпока управ пения, выход которого сое динеи со входом интегрирующей резистивно-емкосч ной цепочки, о т и и ч а ю щ е е с.я тем, что, с цепью повышения точности и быстродействия, оно содержит управпяемую интегрирующую резистивно- емкостную цепочку и элемент И, входы которого соединены с выходами нуль-органов, а выход соединен с управляющим входом ключа, информационный вход кпюча соединен с выходом управпяемой интегрирующей резистивно-емкостной цепочки, входит которой соединены с соответствующими выходами нуль-органов и с выходом блока управления.

Источники информации, принятые во внимание прн экспертизе .

1. Томович Р, Карппюс У. Быстродействующие аналоговые вычислитепьные машины, Мир 1964, с. 157-159.

2. Маснов А. А. Обзор и классйфнкапил множительных устройств,"Автоматика и тепемеханика, 1960 . М 10.

3. Авторское свчдетепьство СССР

J4 410402, кл. & 06 С 7/161, 1972 °

5Я9271

Г, l !

I

l (L

Фиг.2

Фиг.3

Составитель Л..Снимп икова

Редактор Т. Загребельная Техред Н. Андрейчук Корректор С. Шекмар

Заказ 1416/39 Тираж 826 Подписное

HHHHTIH Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент ", г. Ужгород, уп. Проектная, 4