Кодек сверхточного кода

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРС14ОМУ СВИДЕТЕЛЬСТВУ

1Щ 605324

Союз Советских

Социалистических

Республик (61) Дополнительное и авт. св.1;1,-ву (22) Заявлено 09.01.76 (21) 2312135/18-09 с присоединением заявки М (51) М. Кл.з H 04L 1/10

Совета Министров СССР по делам изобретений и открытий (43) Опубликовано 30.04.78. Бюллетень М 16 (45) Дата опубликования описания 27.04.78 (53) УДК 621.394.662 (088.8) (72) Автор изобретения

10. М. Брауде-Золотарев (71) Заявитель (54) КОДЕК СВЕРТОЧ11ОГО КОДА

Государственный комитет (23) Приоритет

Изобретение относится к радиотехнике и может использоваться в устройствах синхронизации ли11ий связи.

Известен кодек сверточпого кода, содср кащий на передающей стороне синхрогеиератор передачи п кодер, а иа приемной стороне последовательно соединенные формирователь сигнала синдрома, приемник синхросигнала и синхрогенератор приема, а также корректор ошибок, объединенный по входу с формирователем сигнала синдрома (1).

Однако в известном устройстве HBD;Iloäàются недостаточная помехоустойчивость и большие потери пропускной способности.

Цель изобретения — повышение помехоустойчивости и уменьшение потерь прогускной способности.

Для этого в кодек сверточного кода, содержащий на передающей стороне синхрогенератор передачи и кодер, а на приемной стороне последовательно соединенные формирователь сигнала синхрома, приемии:, синхросигнала и синхрогенератор приема, а также корректор ошибок, объединенный по входу с формирователем сигнала с1.идрома, на передающей стороне введены Й входных и

n — Й выходных полусумматоров (где n — o6щее число ветвей сверточного кода, lг — число информационных ветвей сверточного кода}, причем выходы входных полусумматоров подключены к соответствующим входам кодера, выходы которого подключены к соответствующим входам выходных полусумматоров, причем другие входы всех полусумматоров соединены с соответствующими выходами синхрсгеиераторов передачи, а иа приемной стороне введены и — /г вспомогательных полусумматоров и Й выходных полусумматоров, причем выходы формирователя сигнала синдрома через вспомогательные полусумматоры подкл1очсиы к соответствующим входам корректора ошибок, выходы которого подключены к соответствующим входам выходных полусуM маторов, при этом другие входы всех полусум1 маторов соединены с соответствующими выходами синхрогеиератора приема.

1-1а чертеже изображена структурная электр1гческая схема предлагаемого устройства.

Кодек сверточиого кода содержит на передающей стороне синхрогенератор 1 передачи и кодер 2, а на приемной стороне последовагельно соединенные формирователь 3 сигнала синдрома, приемник 4 синхросигнала и синхрогенератор 5 приема, а также коррек25 тор 6 ошибок, объединенный по входу с формирователем 3 с1ггиала синдрома, на передающей стороне введены k входных 7 и и — !г выходных 8 полусум;13Topoâ (где гг — общее число ветвей сверточного кода, k — число ин30 формационных ветвей сверточного коЛа), 605324 причсм Выходы Входных пог1 3 суммато ЗОВ / подключены к соотвстс1вующим входам кодера 2, выходы которого подк;почены к соответствующим входам выходных полусумматоров 8, причем другие входы всех полусумматоров 7 и 8 соединены с соответствующими выходами синхрогснсратора 1 переда ш, а на приемной стороне введены и†/г вспомогательных полусумматоров 9, и и выходных полусумматоров 10, причем выходы формирователя 3 сигнала синдрома через вспомогательные нолусумматоры 9 подключены к соответствующим входам корректора б ошибок, выходы которого подключены к соответствующим входам выходных полусумматоров

10, при этом другие входы всех полусумматОрОВ 9 Il 1 0 COCCI 1 I H C H bl C СОот13етСтв уIOIII HM II выходами синхрогенератора 5 приема.

Кодек сверточного кода работает следующим образом.

Передаваемые сигналы поступают на входные полусумматоры 7. На входы управления этих полусумматоров поступают ol синхрогенератора 1 передачи псевдослу 1айные сигналы управления. В результате сложения по модулю два на выходах входных полусумматоров 7 сигналы приобретают псевдослучайный характер и поэтому спектральная плотность мощности этих сигналов в канале связи выравнивается.

Кодер 2 формирует проверочные последовательности, которые передаются в дискретный канал связи через выходные полусумматоры 8, на входы управлення которых от синхрогенератора 1 передачи посту1ают синхронизирующие последовательности и на входы канала связи поступает сумма по модулю два проверочных и синхронизирующих последовательностей.

На приемной стороне ня Входы формирователя 3 при отсутствии ошибок в канале связи поступают тс же информационные и проверочные последовательности, которые были переданы. В этом случае на выходах формирователя 3 выделяются тс жс синхронизирующис последовательности, которые были введены на входы управления выходных полусумматоров 8 па передаче. Эти последовательности выделяются в приемнике 4 спнхросигнала, который управляет работой син. рогенератора 5 приема.

В синхрогенераторс 5 формируют спнхронизирующие последовательности, свободпыс от влияния ошибок в канале связи, На входы управления вспомогательных полусумматоров 9 вводят синхронизирующие сигналы, идентичныс тем, которые были введены в выходные полусумматоры 8 на передаче. Благодаря этому восстанавливается cHIнял с1шдрома, которьш поступает на входы корректора б ошибок, в котором осущссткля TcH анализ синдрома, пороговое обнаруiêcпис ошибок и исправление обнаруженных

5 ошибок. Ня выходах корректора 6 ошибок восстанавливаются сигналы, соответствующие сип1алам на входах кодера 2. Эти сигналы проходят через выходные полусумматоры 10 на выход устройства. 1-1а другис входы вы10 кодных полусумматоров 10 от синхрогенератора 5 приема поступают сигналы, идентичные тем, когорые пя передающей стороне поступили От синхрогенераторя 1 на входы выход Ых нолусумматоров 7.

?1оэтому lla»1lxoäÿõ устройства восстанавливаются сип1я lbl, поступающие ня его входы.

В предлагаемом устройстве по сравнению с известным меньше потери пропускной способности и 13LIIIIc помехоустойчивость, Формула изобретения

Кодек сверточного кода, содер>кащи11 на пе25 pcZBIOIIICI стороне синхрогенератор передачи и кодер, а»а приемной стороне последовательно соединенные формирователь сигнала синдрома, приемник синхросигнала и синхро1енератор приема, 11 также корректор ошиООк, об1.е1инепный по входу с формировате;lc»l сип1ала синдрома, отличающийся тем, 1то, с целью повышения помехоустойчивости и уменьшения потерь пропускной спосооностп, иа псрсдяющей стороне введены

/г входных и n — /г Выходных полусумматоров (где n -- общее IIIC;lo ветвей сверточного кода, lг — число информационных ветвей сверто шого кода) . при 1ем 13bixоды входных полусумматоров подключены к соответствую,10 щим входам кодера, выходы которого подключены к соответствующим входам выходных полусумматоров, причем другие входы

l3ccx полусумматоров соединены с соответствующими выходами синхрогенераторов передачи, а lla приемной стороне введены n — /г вспомогательных полусумматоров и 1г выходlIblX ПОЛ1 С М IBTOPOJ3, ПРИЧЕМ ВЫХОДЫ фОРМИрователя сигнала синдрома через вспомогательные полусумматоры подключены к соответству1ощим входам корректора ошибок, выходы которого подключены к соответствующим входам 13ыходн11х полусумматоров, при этом другllc в оды всеx полусумматоров соединены с соответствующими выходами синх5"

Источники информации, принятые во внимание при экспертизе

1. Патент СШЛ № 3571795, кл. 340 — 146, опублик. 1971.

605324

Составитель Г. Серова

Техред А. Камышникова

Корректоры: Л. Котова и И. Позняковская

Редактор Н. Суханова

Подписное

Типография, пр. Сапунова, 2

Заказ 590/17 Изд. № 410 Тираж 820

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Я-35, Раушская наб., д. 4/5