Аналоговое множительное устройство

 

1»> 6I 3333

Сова Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБР ЕТЕ Н И Я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дололнптельнсе к авт. свид-ву— (22) Заявлено 22.06.76 {21) 2376577/18-24 с присоединением заявки ¹â€” (23) Приюритет— (43) Опубликовано 39.О6.78. Бюллетень ¹ 24 (51) М.Ел.-" 6 66 6 7, 161

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.335 (088.8) (45),ата опубликования описания 06.06.78 (72) Авторы изобретения

Р. В. Бегота, Л. A. Лукашук и В. П. Тарасов

Львовский ордена Ленина политехнический институт (71) Заявитель (54) АНАЛОГОВОЕ ЧНОЖИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к ооласти усилительных устройств с нелинейной функциональной характеристикой и может быть использовано в аналоговых вычислительных машинах.

Одно из известных аналоговых множительных устройств содержит суммирующие операционные усилители и управляемые нелинейные элементы (1).

Это устройство имеет сравнительно низку.о точность выполнения операции умножения при больших изменениях величины Bõoäíûõ сигналов.

Наиболее близким к изобретению является

àíàлого вое множительное устройство, содержащее первый и второй усилители,,входы которых через соответствующие нормирующие резисторы подключены к входам устройства, первый и второй логарифмирующие транзисторы, коллектор каждого из которых соединен с входом, а эмиттер с выходом первого л второго усилителей соответственно, суммиру1ощий усилитель, к вхо1ду которого через соответст вующие масштабирующие резисторы присоединены выходы .первого и второго усилителей. Между входом и выходом суммирующего усилителя подключен масштабирующий резистор обратной связи,:выход суммирующего усилителя через первый операционный резистор присоединен к входу инвертиру:ощего усилителя. выход которого соединен с эмпттером антплогарифмирующего транзистора, коллектор которого присоединен к входу и через третий нормлрующпй резистор— к выходу выходного усилителя. Между входом и выходом инвертирующего усилителя подключен, второй операционный резистор (21.

Однако это устройство обладает невысоким динамическим диапазоном входных сигналов вследствие отклонения вольт-амперных характеристик транзисторов от принятых экспоненциального и логарифмического законов.

Цель изобретения — расширение динамического диапазона входных сигналов путем компенсации указанных погрешностей.

Поставленная цель достигается тем, что в предлагаемом устройстве базы перьвого и втопого логарифмирующих транзисторов подключены к входу инвертирующего усилителя, база антилогарифмпрующего транзистора соединена с входом суммпрую1цего усилителя.

На чертеже показана структурная схема предлагаемого аналогового множительного устройства. Устройство содержит первый }1 второй нормнру1ощле резисторы 1 и 2, первый и второй ло" àðèôìèðóþøèå транзисторы 8 и

4, первый и второй усилители 5 и б, первый и второй масштабирующие резисторы 7 и 8, масштабирующий резистор 9 обратной связи, суммиру1ощи11 усилитель 10, первый и второй

613333

U,= — — > /б R,„

U., 1 (i) 25 1 (-1эб|ид бс где 12 (1эб ид + 16а гба1

Q 1эб ид + 161 1 . (6) (14 (1эбзид + 1бзгбз (7) операционные резисторы 11 и -2, инвертирующий усилитель И, антилогарифмирующий транзистор 14, третий нормирующий резистор

15, выходноЙ усилитель 16, первый и второй входы устройства 17 и 18.

Устройство работает следующим образом.

С возрастанием, например, .входного сигнала на первом входе устройства 17,начинает возрастать коллекторный ток первого логарифмиру10!цего транзистОра 8, а Вмсстс с тем начинает сказываться .падение напряжения на сопротивлении базовой области этого транзистора, возникающее от протекания тока базы.

Это напряжение пр11водит к отклоненгно напряжения перехода амм11тер- база перзого логарифмирующего транзистора 3 (равное выходному напряжению, первого усилителя 6) от лога рифмической за висимости и является напряжением погрешности. Так .как потенциал базы этого транзистора близок к нулю за счет глубокой обратной сзязл инвертпрующего усилителя 13, то на пряжение на зыходе усилителя 6 можно представить в виде:

U, — напряжение на выходе 11ер,вого усилителя 6;

U„-... — напряжение на переходе эмиттер,— база «идеального» первого логарифмирующего транзистора 3;

lб„ r« — ток базы и сопротивление,базовой области первого логарифмирующего транзистора 8 соо тв етств ен н о.

По аналогии с .выражением (1) выходное напряжение второго усилителя 6 где U2 — напряжение на выходе второго усилителя 6;

U,б.и НаПряжЕНИЕ На ПЕрЕХОдЕ ЭМИттер — база «идеального» второго логарифмирующего транзистора 4;

1«, r« — ток базы и сопротивление базовой области, второго логари фмирующего транзистора 4 соответственно.

Суммирующий усилитель 10 вместе с первым и вторым масштабирующими,резисторами 7 и 8 и масштабирую1цим резистором 9 обратной связи выполняет функцию су мматора, где происходит сложение выходных токов первого и второго усилителей 5 и 6 и тока базы антилогарифмирующего транзистора 14.

Если параметры первого и второго логарифмирующих транз|исторов 3 и 4 и антилогарифмирующего транзистора 14 одинаковы, т. е. величины сопротивлений их базовых областей равны между собой, а также при условии равенства величин сопротивлений первого и второго масштабирующих резисторов 7 и 8 и масштабирующего рез1гстора 9 обратной сВязы, выходное напряжение c) .11мирующего усилителя 10 с точностью до знака после Очавидных преобразозаннй равно:

У = Цм Ь Зб,ид =. 1,„. + 1«гб + 1б а (3) где Uq — выходное напряжение суммиру1ощего усил; теля 10;

1О 1,, — ток базы антилогарифмирующего транзистора 14;

R — сопротивление масш абирующего резистора 9 обратной связи.

В инвертирую1цем усилителе 13 происхо15 дит уменьшение выходного .напряжения суммирующего усиллтеля 10 ровно на величину составляющей погрешности

16,/б + 1б./б Гб с 1б (4)

Иным л словами, выходное напряжение пнвертирующего усилителя 1,3 с точностью до знака где U4 — напряжение на выходе инвертирующего уси 114Tp;Ip 13;

RI — сог1ротивление первого Операцлон.ного резистора 11;

Rg — сапротивлвние второго операционного резистора 12.

Если выполнить условие;равенства сопротивлений первого и второго операционных резисторов 11 и 12 сопроти влению базовых областей первого,:1второго логарифмирующих транзисторов 8, 4,и антилогарифмирующего транзистора 14, то подставляя в выражение

fb) выражения (3) и (4), получают

В антилогарифмиру1ощем транзисторе 14 с,возрастанием выходного напряжения ин45 вертирующего усилителя 13 также начинает сказываться падение напряжения на сопротивлен ии базовой области, возникающее от протекания тока базы.

Это напряжение .приводит к отклонению

50 коллекторного тока антилогари фмирующего транзистора 14 от экспоненциальвой зависимости и является напряжением погрешности.

Так как потенциал базы антилогарифмирующего транзистора 14 близок к нулю за счет глубокой обратной связи суммирующего усилителя 10, то напрнжение на выходе инвертир ующеео усилителя 13 можно представить: где U„„„— на1пряжение,на переходе эмиттер — база «идеального» а нтилогарифмнрующего транзисто65 ра 14;

613333 — сп 1эбзид — с эб ид. (8) Составитель О. Отраднов

Текред И. Рыбкина

K: рректор В. Гутман

Редактор Т. Рыбалова

Заказ 338/563 Изд. ¹ 4475 Тираж 841 Под-,. ..сное

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Рвушская изб., д. 4/5

Тип. Харьк, фил. пред. «Патент»

r„ — сопротивление базовой области антилогарифмирующего транзистора 14.

При условии .равенства сопротивлений базовых областей первого и второго логарифми- 5 рующих транзисторов 8 и 4, антилогарифмиру:ощего транзистора 14 сопротивлению масштабырующего резистора 9 обратной связи, раapHcTBO выражений (6) iH (7) позволяет получить компенсацию напряжения логрешности антилогарифмирующего транзистора 14, т. е.

Таким образом, у всех трех функциональHb!x преобразователей, какими являются два логарифмических и один антилагарифмический, ухбеньшается погрешность от наличия сопротивления базовой области в транзисторах и, следовательно, аналоговое множительное усцройство .может работать в широком динамическом диапазоне изменения входных сигналов.

Формула изо 6 р етения

Лналоговое множительное устройство, содержащее первый и второй усилители, входы которых через соответствующие нормирующие резисторы подключены к входам устройства, первый и второй логарифмирующие транзисторы, коллектор каждого из которых соединен с входом, а эмиттер с выходом перьвого и второго усилителей соответственно, суммирующий усилитель, к вход> которого через соответствующие масштаои Jующие резисторы присоединены вы.;.оды первого и второго усилителей, между входом и выходом суммирующего усилителя подключеч масштабирующий резистор обратной связи, выход суMìèрующего усилителя через первый операционный резистор присоединен к входу инвертирующего усилителя, выход которого соединен с эмиттером антилогарифмкрующего транзистора, коллектор которого присоединен к входу и через третий нормчрующий резистор — к выхо?v выходного усилителя, между входом и выходом инвертирующего усилителя подключен второй операционный резистор, о тл и ч аю щ е е с я тем, что, с целью расширения динамического диапазона входHbIx сигналов, базы первого и второго логарифми рующих транзисторов подключены к входу .инвертирующего усилителя, база антилогарифмирующего транзистора соединена со входом суммирующего усилителя.

Источники информации, принятые во вниxIaHHe при экспертизе изобретения:

1. Авторское свидетельство СССР № 524191, кл, С 06 G 7/16, 1975.

2. М. Conti, С. GI аЛцг1. 31oltiplicatori logaritmici рег саlсоlг1пса analogica. «Alta 1геguenza», 1965, v. 3-", № 12, 828 †8, fig, 2.