Цифровой коррелятор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ (:ВИДЕТЕЛЬСТВУ

Саяоз Советскик

Социалистических

Республик

"636619 (61) Дополнительное к авт. свид-ву (22) Заявлено131276 (21) 2428788/18-24 с присоединением заявки РЙ (23) Приоритет (43) Опубликовано 051278. Бюллетень ¹ 45 (45) Дата опубликования описания 0612.78 (51) М. Кл. сз06 Г 15/34

Государст вен э<к<й комитет

Совета Минисз ров С<.(:Р но лелам изобретений и <эткрыэий (53) УЛК 681. 323 (088.8) 72 Авторы (54) ЦИФРОВОЙ КОРРЕЛЯТОР

Изобретение относится к специализированным средствам цифровой вычислительной техники и может быть использовано при измерении функции корреляции случайных сигналов в режи- <» ме эксперимента по дискретным временным выборкам наблюдаемых сигналов.

Известен коррелятор-аналог (11, содержащий запоминающую ячейку, квантователь, промежуточное запоминающее 10 устройство, блок умножения, элемент ИЛИ, два ключа, три тактовых генератора, управляющий триггер, коммутатор и ряд интеграторов.

Недостатком этого коррелятора явля-<Ь ется то, что он требует увеличения времени измерения корреляционных функций, так как при его работе осуществляется предварительное запоминание ряда отсчетов входного сигнала, а 20 затем происходит процесс их обработки арифметическими узлами. Во время работы арифметических узлов часть сигнала не используется.

Наиболее близок по построению высокоточный динамический цифровой коррелятор(2), содержащий аналого-цифрппой преобразователь, информационный вход которого является входом коррелятора, а выход подключен к первым 30 входам блока умножения и коммутатора, выход которого подключен к первому входу первого блока памяти, выход которого соединен со вторым входам KGM мутатора, блок управления, первый выход которого соединен с управляющими входами аналого-цифрового преобразователя и с третьим входом коммутатора, второй выход блока управления соединен с первым входом второго блока памяти, выход которого подключен к первому входу сумматора, второй вход которого соединен с выходом блока умножения, выход сумматора подключен ко второму входу второго блока памяти.

Недостатком динамического цифрового коррелятора является его относительно низкое быстродействие, огранэ<чиваемое скоростью работы узлов арифметики. Так, при числе точек измерения корреляционной функции равном 200 и частоте запуска аналого-цифрового преобразователя 10 кГц, время получения одного частного произведения и его суммирования с предыдущими равно 0 5 мкс, чтo является пределом для современных интегральных схем.

Низкая частота квантования исследуемого сигнала приводит к сужению ас636619

".oòíîãa диапазона сигнала, исследуеМОГО норрелято1эам, Целью изобретения является повышение быстродействия цифрового корре.лятора и, следовательно, расширение частатнага диапазона исследуемых сигналов.

Эта цель достигается тем, что в

5 цифровой коррелятор введен блок модификации адреса и ключ, первый вход которого соединен с третьим выходом блока управления, а второй — с выходом коммутатора, выход ключа соединен 10 са вторым входом блока умножения, вход блока модификации адреса подключен к четвертому выходу блока управления, а выход блока модификации адреса соединен са вторьм входом перво- )5

ro блока памяти.

Функциональная схема коррелятора приведена на чертеже. Коррелятор содержит аналого-цифровой преобразователь 1, блок умножения 2, сумматор эО

3, первый и второй блоки памяти 4, 5, коммутатор 6, блок управления 7, ключ

8 и блок модификации адреса 9.

Ва информационный вход аналогоцифрового преобразователя 1 подается исследуемый сигнал. Выход аналогоцифрового преобразователя 1 соединен с первым информационным входом коммутатора 6 и через блок 2 умножителя с первым входом сумматора 3. Второй вхац сумматора 3 соединен с выходом второго блока 5 памяти, а выход сумматора 3 — с информационным входом

ПОСЛЕДНЕГО. Управляющий вход аналогоцифрового преобразователя 1 соединен с первым выходом блока 7 управления и с управляющим входом коммутатора

6, второй информационный вход которого соединен с выходам первого блока 4 памяти, и выход которого — с информапоследнега. Выход клю- 4О ча 8 соединен сО втОрым ВхОдОм блОка

2 умнОжения. Информационный вхОД ключа 8 соединен с выходом коммутатора

6, а управляющий вход — с четвертым выходом блока 7 управления. Второй выход блока 7 соединен через блок 9 модификации адреса с управляющим входам первого блока 4 памяти, а третий выход — c управляющим входам второго блока 5 памяти.

Устройство работает следующим образОма 50

В блок управления вводится значение верхней граничной частоты исслЕдуемога сигнала.

ДОПУСТИМ, ЧТО ШаГ дискретизации случайного сигнала dt равен шагу дискретизации корреляционной функции а 2, который связан со значением верхней граничной частоты т исследуемоВ гО сигнала сООтнОшением 1 Г -" (где К„- коэффициент, эависящивй от погрешности аппроксимации корреляционной функции) . Обозначим через t время рабать) арифметических получению одного частного произведения и его суммированию с суммой предыдущих частных произведений-, а через Ь и„ вЂ” минимальное время, неt обходимае для проведения всех операций после получения 1 -го отсчета входного сигнала, т.е.ht = nt мин о

Далее за 1 в примем значение верхней о граничной частоты, соответствующей 1 мин

Рассмотрение работы коррелятора

Начнем со случая, когда входной сигнал имеет верхнюю граничную частоту меньшую или равную 1 . Тогда во шаг дискретизации входного сигнала

ht„ 3 М„ „„.По команде блока 7 управления по четвертому выходу ключ 8 закрыт, а по командам с первого выхода в первый блок 4 памяти, имеющий и ячеек, начинают записываться (и -1) отсчетов входного сигнала через коммутатор б. Сначала производится запись в первую ячейку блока 4, которая находится на его выходе (пусть это отсчет входного сигнала с индексом 1 — n + 1), затем во вторую ячейку (отсчет с индексом 1 — и + 2) и т.д. В (П-i) ячейку записывается отсчет с индексом - 1. Когда происходит 1 -й отсчет случайного сигнала, который записывается в Л -ю ячейку первого блока 4 памяти, коммутатор 6 переключается, и на информационный вход ключа 8 поступает отсчет )(; (, хранящийся в выходной ячейке первого блока 4 памяти. От-крывается ключ 8 командой с четвертого выхода блока 7 управления и отсчет

Х;п+ поступает на второй вход блока 2 умножения, на выходе которого получается частное произведение сомножителей с индексами 1 и 1-П+1, т.е. между сомножителями существует временной сдвиг (П- 1) Аt . Это частное произведение записывается во второй блок 5 памяти. Затем по командам блока 7 управления со второго и третьего выходов начинают синхронно изменяться адреса считываемых ячеек в блоках 4, 5 памяти . При этом на первый блок 4 памяти команды с блока

7 управления поступают через блок 9 модификации адреса, который в случае построения блоков памяти как ОЗУ (например, на интегральных микросхемах) состоит из двух счетчиков: счетчика адреса записи и счетчика адреса считывания. Счетчик адреса записи изменяет свое состояние на единицу при каждой команде на запуск аналого-цифрового преобразователя i, Счетчик адреса считывания в случае, когдатв 1в в - в„ изменяет последовательно свое состояние от максимального до нуля между командами на запуск аналого-цифровога преобразователя 1. В случае, ког1 a f в 1в, счетчик адреса считывания изменяет свое состояние последователь-! но на единицу между номандамн запуска