Логарифмический усилитель постоянного тока

 

658573

Союз Советских

Соцмалмстммеских

Республик

ОЛ ЙСАЙЙЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l) Дополнительное к авт. свил-ву— (22) Заявлеко20,12,7 (2)) 2557955/18-24 с присоединением заявки №вЂ” (23) ПриоритетОпубликовано25.04.79.Бюллетень № 15

Пата опубликоваиия описания 30.04.79 (51) М. Кл.

Cr 06 G- 7/24

Гасударстаенный накнтет

СССР аа делам нзааретеннй

N открытий (53) УДК 681.335 (088. 8) (72) Авторы изобретения

A. А. Дробинин и М. И. Муров (71) Заявитель (54) ЛОГАРИФМИЧЕСКИЙ УСИЛИТЕЛЬ ПОСТОЯННОГО ТОКА

Изобретение относится к усилительным устройствам и может быть использовано в аналоговых вычислительных ма линах.

Известен логарифмический усилитель, содержащий усилительные блоки, логарифмирующие транзисторы и резисторные l1eлители напряжения 1) .

Это устройство, характеризуется невысокой точностью работы.

Наиболее близким по технической сущности к предлагаемому является логариф- 10 мический усилитель постоянного тока, содержащий усилительный блок, инвертирующий вход которого соединен с выходом высокоомного датчика сигналов, первый и второй резисторные делители напряжения, подключенные между шиной нулевого потенциала)и соответствующими источниками напряжения смещения, первый и второй логарифмирующие транзисторы противоположного типа проводимости, базы которых со20 единены, эмиттер первого логарифмирующего транзистора присоединен к инвертирующему входу усилительного блока (2) 2

Недостаток этого устройства состоит в невысокой точности работы вследствие отклонения амплитудной характеристики от логарифмической зависимости.

Белью изобретения является повышение точности работы.

Для этого в предлагаемое устройство введены первый и второй линеаризирующие резисторы, первый линеаризирующий резис-, тор подключен между эмиттерами первого второго логарифмирующих транзисторов, эмиттер второго логарифмирующего транзистора через второй линеаризирующий резистор соединен с выходом усилительного блока, выходы первого и второго резисторных делителей напряжения подключены к коллекторам первого и второго логарифмирующих транзисторов соответственно..

На чертеже изображена функциональная схема предложенного логарифмического усилителя постоянного тока.

Устройство содержит источники напряжения смещения 1 и 2, первый 3 и второй

4 резисторные делители напряжения, пер658573 вый 5 и второй 6 логарифмируюшие транзисторы, высокоомный датчик сигналов 7, первый 8 и второй 9 линеаризируюшие резисторы, усилительный блок 10, выход 11 устройства и шину 12 нулевого потенциапа .

Устройство работает следующим образом.

Ток высокоомного датчика сигналов 7 при большом коэффициенте усиления усилительного блока 10 приблизительно равен току цепи обратной связи, образованной первым 5 и вторым 6 логарифмирующими транзисторами и первым 8 и вторым 9 пинеаризирующими резисторами. Напряжение на выходе 11 устройства равно напря- жению цепи обратной связи, т.е. пропорционально логарифму тока высокоомного gaTчика сигналов 7. Резисторы 8 и 9 служат для улучшения плнейности выходной характеристики.

Температурная стабильность устройст» ва повышена, так как обратные токи коллекторов первого и второго транзисторов взаимно скомпенсированы.

Источники информации, принятые во гз внимание при экспертизе

1. Патент США N 3790819, кп. 307-229, 1974.

2. Илюкович А. И., Всеволожский Л. А. ю

Измерительные усилители малых токов с логарифмической характеристикой" М., "Энергия", 1974, с. 58-60, рис. 24в. !

Формула изобретения

Логарифмический усилитель постоянно го тока, содержащий усилительный блок, инвертирующий вход которого соединен с выходом высокоомного датчика сигналов, первый и второй резисторные делители напряжения, подключенные между шиной нулевого потенциала и соответствующими источниками напряжения смешения, первый и второй логарифмирующие транзисторы противоположного, типа проводимости, базы которых соединены, эмиттер первого логарифмируюшего транзистора присоединен к инвертируюшему входу усилительного блока, о т л и ч а ю щ и и с я тем, что, с целью повышения точности работы, в него введены первый и второй линеаризирующие резисторы, первый линеаризируюший резистор подключен,. между эмиттерами первого и второго погарифмирующих транзисторов, эмиттер второго погарифмирующего транзистора через второй пинеаризируюший резистор соединен с выходом усилительного блока, выходы первого и второго резисторных делителей напряжения подключены к коллекторам первого и второго логарифмируюших транзисторов соответственно.

Составитель О. Отраднов

Редактор Т. Иванова Техред О. Андрейко Корректор H. 1 зигорук

Заказ 2059/45 Тираж 779 Подписное

ЦНИИ ПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Harem, r. Ужгород, уп. Проектная, 4