Дискретный умножитель частоты повторения импульсов

 

(72) Авторы изобретения

Г. М. Аспишев и Г. В, Львов (71) Ваявитель (54) ДИСКРЕТНЫЙ УМНОЖИТЕЛЬ ЧАСТОТЫ

ПОВТОРЕНИЯ ИМПУЛЬСОВ

Изобретение относится к радиотехнике, в частности к цифровой измерительной технике и может быль применено в целях преобразованн» сигналов для повышения быстродействия в области низких частот.

Известен дискретный умножитель частоты импульсов, содержащий устройство, к которому поступают входные сигналы, и генератор эталонного сигнала. Первый счетчик устройства используется для подсчета числа эталонных сигналов генератора, поступающих в каждый период входных сигналов. Оно также содержит устройство для непрерывного преобразования каждого иэ входных цифровых сигнапов счетчика импульсов в отличное от начального преобразованное число. Второй счетчик импульсов используется для подсчета числа эталонных сигналов генератора, поступающих в каждый период выходных сигналов. Компаратором устройства определяется период выходного сигнала при сравнении сигнала второго счетчика и преобразованного сигнала первого счетчика, хранящегося s устройстве памяти. (11

Недостатком этого устройства является неравномерность выходных импульсов. Это объясняется тем, что код преобразованного сигнала первого счетчика не является кратным коду пеS риода входного сигнала. Вторым недостатком является то, что код на выходе преобразователя, отличный от начального, представляет собой не что иное, как дополнительный код, и поэтому, естественно, с увеличением частоты входного сигнала частота выхоцного сигнала будет уменьшаться.

Из известных устройств наиболее близким по технической сущности является дискретный умножитель частоты, выполненный по двухтактной схеме и содержащий входной формирователь, соединенный с управляющим триггером, двоичный умножитель, состоящий иэ счетчика, группы схем совпадения и схемы ИЛИ, два уст- . ройства квантования, состоящих из управляюще.го ечетчйка, вход которого соединен с выходом ключа, а выход — с входом устройства автоматического изменения частоты квантования, вхо.ды которого через делитель частоты импульсов подключены к выходу управляемого генерато3

g92+iS ра опорной частоты, две группы схем совпадения со схемами ИЛИ на выходе. ключи, схемы

ИЛИ и устройство вычитания, состоящее иэ триггера и ключа, один вход которого соединен с выходом упомянутого триггера, причем потен циальные входы двух групп схем совпадения подключены к выходам разрядов управляющих счетчиков, а импульсные — к выходам разрядов ,счетчика двоичного умножителя, входом соеди ненного с выходом ключа устройства вычитания, 10 второй вход которого и один вход триггера уст:ройства вычитания через одну дополнительную схему ИЛИ и дополнительные ключи соединен с выходом устройства автоматического изменения частоты квантования, а другой вход триггера уст- 1з

, ройства вычитания подключен к выходам схем

i ИЛИ двух групп схем совпадения через вторую дополнительную схему ИЛИ и вторые дополнительные ключи, управляющие входы которых, а также управляющие входы первых дополнителы- 20 ных ключей соединены с выходом управляющего триггера (2).

Недостатком этого технического решения является неравномерность последовательности выходных импульсов и его относительная сложность.

Цель изобретения — расширение частотного диапазона и получение равномерности импульсов выходной последовательности.

Поставленная цель достигается тем, что в дискретный умножитель частоты повторения импульсов, содержащий входной формирователь импульсов, выход которого соединен со входом управля. ющего триггера, ключи, первый вход каждого из которых соединен с одним из выходов управляющего триггера, два управляющих счетчика импульсов, к первым входам каждого из которых подключен выход соответствующего блока сброса, вход каждого из которых соединен с соответствующим выходом управляющего триггера, ко вторым входам — выходы соответственно, первого 40 и второго клю гй, а выходы всех разрядов управляющих счетчиков импульсов соедннены с первыми группами входов соответственно первого и второго блоков совпадения, ко вторым группам входов которых подключены выходы каждого раз- 45 ряда умножающего счетчика, а к выходам через соответственно третий и четвертый ключи подклю. чены входы элемента ИЛИ, и делитель частоты, вход которого соединен с выходом управляемого генератора опорной частоты, введены дополнитель- >0 ный блок сброса, выход которого подключен ко входу умножающего счетчика импульсов, первый и второй входы соединены с выходами управляющего триггера, а третий — подключен к выходу элемента ИЛИ, при этом вход управляемого генератора опорной частоты соединен с выходом входного формирователя импульсов, выход подключен к одному из входов умножающего счет4 чика импульсов, а выход делителя частоты через первый и второй ключи соединен со входами соответствующих управляющих счетчиков импульсов.

Сущность изобретения поясняется чертежом, где изображена структурная электрическая схема дискретного умножителя частоты повторения импульсов.

Он состоит из формирователя 1, на вход которого поступают импульсы входной частоты, Выход формирователя подключен ко входу уп.равляющего триггера 2, Один из потенциальных выходов триггера 2 управляет работой первого и четвертого ключей 3 и 4 и подключен ко входу первого блока сброса 5..Другой потенциаль ный выход управляющего триггера управляет работой второго и третьего ключей 6 и 7 и подключен ко входу второго блока сброса 8. Все эти устройства управляют работой двухтактного умножителя, который состоит из двух управляющих счетчиков 9 и 10 импульсов, умножающего счетчика 11 импульсов и двух блоков совпадения

12 и 13. Выходные сигналы которых через третий и четвертый ключи 4 и 7 поступают на входы элемента ИЛИ 14, выход которого является выходом всего устройства и одновременно подключен ко входу дополнительного блока сброса 15, который устанавливает умножающий счетчик 11 импульсов в исходное состояние. Все блоки сброса подключены к установочным входам счетчиков импульсов и устанавливают последI ние в исходное состояние. Выход управляющего генератора опорной частоты 16 подключен ко входу умножающего счетчика 11 импульсов и ко входу делителя 17 частоты. Выход делителя

17 подключен через первый и второй ключи 3 и 6 ко-входам управляющих счетчиков 9, 10 импульсов.

Работает дискретный умножитель частоты следую1цим образом.

Входной сигнал поступает на формирователь

1, с выхода которого сформированный сигнал поступает на счетный вход управляющего триггера 2 и на вход управляемого генератора опорной частоты 16, частота которого изменяется пропорционально частоте входных сигналов. . С выхода управляемого генератора опорной частоты сигнал в виде опорной частоты поступает на делитель 17 и на вход счетчика 11, а частота с выхода делителя 17 через ключи 3, 6 — на вход управляющих счетчиков 9 и 10, в зависимости от состояния управляющего триггера 2.

Счетчик 9 и 10 и 11 имеют равное количество разрядов, но поскольку счетчик умножителя 11 считает импульсы опорной частоты с управляемо:го генератора опорной частоты 16, а управляющие счетчики 9 или 10 считают импульсы с вы:хода делителя 17, то на умножающем счетчике

692065

11 тот же код числа, что и на управляющем счетчике 9 (или 10) запишется за интервал времени в N раэ меньший, чем на управляющем счетчике 9 (или 10), где N — коэффициент деления делителя частоты 17. Предположим, что в исходном состоянии управляющий триггер 2 установился в такое состояние, что открыты ключи б и 7. С приходом импульса входной частоты ключи б, 7 закроются, а ключи 3. 4 откроются.

В момент перехода управляющего триггера 2 в 1О новое состояние схема сброса 6 выработает им.пульс и установит управляющий счетчик 9 в исходное состояние, После открывания ключа 3 на вход управляющего счетчика 9 поступит частота управляемого генератора опорной частоты °

16, поделенная делителем частоты 17. С приходом следующего импульса входной частоты управляющий триггер 2 изменит свое состояние, блоки сброса 5 и 15 своим импульсом установят управляющий счетчик 10 и умножающий II. счетчик 11 в исходное состояние, закроются ключи 3, 4 и откроются ключи 6, 7. За время между импульсами входной частоты в управляющем счетчике 9 запишется определенный код, он выполняет в дальнейшем роль оперативного запоминающего устройства, код которого непрерывно сравнивается с кодом умножающего счетчика 11 с помощью блока совпадения 12. В момент равенства кодов с выхода блока совпадения 12 через ключ 7 и элемент ИЛИ 14 на выход устройства проходит выходной импульс. Одновременно этот импульс поступает на блок сброса 15, который устанавливает умножающий счетчик 11 в исходное состояние, Этот цикл повторяется праэ,,В это же время в управляющий З5 счетчик 10 записывается код. С приходом следующего импульса входной частоты управляющие счетчики 9 и 10 меняют свои функции и вступает в работу блок совпадения 13. Процесс повторяется.

Данное решение позволяет расширить частотный диапазон схемы умножения частоты и цолучить на выходе равномерную последовательность выходных импульсов, что особенно важно для. применения данного устройства в качестве синхронизатора. Кроме того, данное изобретение позволяет получить более высокую точность умножения. Это объясняется тем, что опорная частота меняется пропорционально входной частоте

50 и относительная длительность периода опорнои частоты на которую возможна ошибка, практически остается постоянной во всем диапазоне умножаемых частот. Это же приводит к тому, .что код двоичного умножителя, записанного в управляющих счетчиках 9, 10 остается практически постоянным во всем диапазоне умножаемых частот. Величина опорной частоты выбирается из заданной точности умножения, а объем счетчиков таким, чтобы они были максимально заполнены, но не переполнились. Данное устройство позволяет при заданной точности существенно сократить объемы счетчика, Формула изобретения

Дискретный умножитель частоты повторения импульсов, содержащий входной формирователь импульсов, выход которого соединен со входом управляющего триггера, ключи, первый вход каждого из которых соединен с одним из выходов управляющего триггера, два управляющих счетчика импульсов, к первым входам каждого из которых подключен выход соответствующего блока сброса, вход каждого из которых соединен с соответствующим выходом управляющего триггера, ко вторым входам — выходы соответ ственно первого и второго ключей, а выходы всех разрядов управляющих счетчиков импульсов соединены с первыми группами входов соответственно первого и второго блоков совпадения, ко вторым группам входов которых подключены выходы каждого разряда умножающего счетчика, а к выходам через соответственно третий и четвертый ключи подключены входы элемента ИЛИ, и делитель частоты, вход которого соединен с выходом управляющего генератора опорной частоты, о тли чающий си тем, что, с целью расширения частотного диапазона и получения равномерности импульсов выходной последовательности, в него введен дополнительный блок сброса, выход которого подключен ко входу умножающего счетчика импульсов, первый и второй. входы соединены с выходами управляющего триггера; а третий — подключен к выходу элемента ИЛИ, при этом вход управляемого генератора опорной частоты соединен с выходом входного формирователя импульсов, выход подключен к одному иэ входов умножающего счетчика импульсов, а выход делителя частоты через первый и второй ключи соединен со входами соответствующих управляющих счетчиков импульсов.

Источники информации, принятые во внимание при экспертизе

1, Патент США N 3970954, кл. Н 03 В 19/00, 1975.

2. Авторское свидетельство СССР И 375783, кл. Н 03 К 13/20, 1974 (прототип).

692065

Составитель О. Митрофанов

Техред Л.Алферова

Редактор Д. Мепуришвили

Корректор М. Селехман

Подписное

Заказ 6239/51

Тираж 1060

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4