Устройство для обнаружения ошибок в регистре сдвига

 

йа те 044о1е,л М1,д

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕПЬСТВУ

Союз Советскик

Социалистических

Республик (и> 7 1 ОО43.(6т) Дополнительное к авт. свид-ву Р 534764 (22) Заявлено 060178 (2 ) 2568031/18-24 с присдинение заявки Ио (23) Приоритет

Опубликовано 1501-80.,Бюллетень Но 2

Дата опубликования описания 18.01.80

G 06 F 11/08

Государствениий комитет

СССР по делам изобретений н открытий (53) УЦ 681 ° 325 (088. 8) (72) Авторы изобретения

И.Д. Гавшин и В.М.Ц ербатюк (71) Заявитель

1 (54 ) УС 1 РОЙС 1 НО ДЛЯ ОБНАРУЖЕНИЯ

ОИНБОК В РЕгHCTPE

СДВИГА

Изобретение относится к области вычислительной техники и автоматики, в частности к устройствам контроля.

По авторскому свидетельству

Р 534764 известно устройство для обнаружения ошибок в регистре сдвига. оно содержит проверяемый регистр сдвига, первый и второй сумматоры по модулю два, триггер„ элемент запрета и формирователь сигнала ошибки, причем первый вход первого сумматора по модулю два соединен с входом первого разряда регистра сдвига, второй вход - с выходом .последнего разряда регистра сд ига, разрядные в ды 15 которого соединены с входами блока определения четности, выходом соединенного с первым входом второго сумматора по модулю два, выход первого сумматора по модулю два подключен к счетному входу триггера, выход которого соединен с вторым входом второго сумматора по модулю два, выход второго сумматора по модулю два сое- 2> динен с первым входом элемента запрета, второй вход которого соединен с шиной тактовых импульсов, а выход — с формирователем сигнала ошибки, выход которого является выходом устройства.

Область применения этого устройства ограничена, так как оно может быть использовано только для контроля импульсно-потенциальных регистров . Кроме того, данное устройство не позволяет обнаруживать ошибки в режиме сдв и га ре гис тра.

Белью изобретения является расширение функциональных возможностей устройства за счет обнаружения нечетных ошибок в режиме сдвига и всех ошибок в режиме хранения.

Эта достигается тем, что в устройство введен элемент И, причем первый вход элемента И подключен к шине тактовых импульсов, второй вход — к выходу первого сумматора по модулю два, а выход элемента И соединен со счетным входом триггера, На чертеже представлена структурная блок-схема устройства для обнаружения ошибок в регистре сдвига 1.

Устройство состоит из сумматоров

2 и 3 по модулю два, блока определения четности 4, элемента И 5, триггера 6 со счетным входом, элемента запрета 7 и формирователя 8 сигнала ошибки.

71004 3

Формула изобретения

IJHHHIIH Заказ 8761/49 Тираж 751 Подписное

Филиал ППП Патент, r. Ужгород, ул,Проектная, 4

Принцип контроля основан на прогнозировании четности содержимого регистра 1. Если сумма по модулю два сигналов на входе первого разряда и выходе последнего разряда регистра к моменту прихода тактового им- 5 пульса равна нулю, то после сдвига на один разряд четность содержимого регистра при правильной его работе не должна измениться, так как в этом случае либо единица вводится в регистр и единица выводится из него, либо вводится ноль и выводится ноль.

Если сумма по модулю два сигналов на выходе и входе регистра к моменту прихода тактового импульса равна единице, то о правильной работе регистра -видетельствует изменение четности его содержимого.

Следовательно, анализируя значение сигналов на входе первого разряда и выходе последнего разряда ре- 2Î гистра сдвига, можно прогнозировать изменение четности информации в регистре, Функцию прогнозирования четности в устройстве выполняют сумматор 2 по модулю два, элемент И 5 и триггер 6.

Перед началом работы регистр сдвига и триггер устанавливаются в исходное состояние. При неравнозначной информации на входе и выходе регист- щ ра на выходе сумматора 2 по модулю два устанавливается единичный уровень, разрешающий прохождение через элемент И 5 тактового импульса, который поступает на счетный вход триггера б и изменяет его состояние, Если сигналы на входе и выходе регистра равнозначны, то к моменту прихода тактового импульса сигнал на выходе сумматора 2 по модулю два имеет нулевое значение, запрещая прохожде- О ,ние тактового импульса через элемент

И ° Состояние триггера при.этом не изменяется.

Значение сигнала на выходе триггера сравнивается со значением выходного сигнала блока определения четности 4 с помощью сумматора 3 по модулю два. При правильной работе регистра значения этих сигналов по окончании процесса сдвига должны совпадать.

В „противном случае на выходе сумматора 3 по модулю два появляется единичный сигнал, что обусловливает появление сигнала ошибки на выходе формирователя 8.

Для исключения формирования ложного сигнала ошибки в процессе сдвига элемент запрета 7 на время действия тактового импульса запрещает прохождение сигналов на вход формирователя сигналов ошибки.

Описанное устройство позволяет контролировать все нечетные ошибки в режиме сдвига и все ошибки в режиме хранения, причем наряду с контролем регистров, построенных на потенциальных триггерах и элементах И, оно может успешно применяться для контроля регистров сдвига, имеющих различную конструкцию и элементную базу.

Устройство для обнаружения ошибок, в регистре сдвига по авт . св,, Р 534764 о т л и ч а ю щ е е с я тем, что, с целью расширения его функциональных возможностей за счет обнаружения нечетных ошибок в режиме сдвига и всех ошибок в режиме хранения, в него введен элемент И, причем первый вход элемента И подключен к шине тактовых импульсов, второй вход к выходу сумматора по модулю два, а выход элемента И соединен со счетным входом триггера.

Устройство для обнаружения ошибок в регистре сдвига Устройство для обнаружения ошибок в регистре сдвига 

 

Похожие патенты:

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных структурах для контроля достоверности выполнения арифметических операций

Изобретение относится к вычислительной технике и может быть использовано в модулярных нейрокомпьютерных системах

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации
Наверх