Устройство для формирования адреса

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено170778 (21) 2646933/18-24 с присоединением заявки ¹â€” (23) Приоритет

Опубликовано 2504.80. Бюллетень № 15

Дата опубликования описания 30, 04. 80 р м ) 2

G 06 F 9/20

I осударствеиный комитет

СССР по делам изобретений и открытий (53) УДК 681. 326. 34 (088.8) (72) Авторы изобретения

В. Г. Захаров и А. М. Бойкенич (71) Заявитель (54) УСТРОЙСТВО ДПЯ ФОРМИРОВАНИЯ .

АДРЕСА

Изобретение относится к вычислительной технике и может использоваться в многопроцессорных вычислительных системах.

Известны устройства для формирова- 5 ния адреса блочной памяти, содержащие блоки выбора и узлы выработки заявок, соединенные с блоком приоритета, который управляет коммутацией сигналов обращения, формируемые блоками выбо- О ра (1) .

Недостаток этих устройств состоит в большом объеме оборудования, необходимом для коммутации цепей между процессорами и блоками памяти, что обуславливает ниэкую надежность работы.

Наиболее близко к предлагаемому изббретению устройство прчоритета для20 блочной памяти, содержащее блок приоритета, первыми выходами соединенный с входами блока обращения к оперативной памяти, и блок анализа состояния запрашиваемых блоков памяти, 25 группа нходон которого являются соответствующими входами устройства, выходы — подключены к соответствующим входам блоков обращения и оперативной памяти, а входы — к вторым выходам Зп блока приоритета, причем блок анализа состояния запрашиваемых блоков памяти содержит группу узлов псдключения информационных шин (2).

Недостатком этого устройства является большие аппаратурные затраты на реализацию коммутации между блоком анализа состояния и блоками обращения к оперативной памяти.

Цель изобретения — снижение аппаратурных затрат.

Это достигается тем, что в устройство, содержащее блок приоритета, блок анализа состояния запрашиваемых блоков памяти, первая группа нходов которого является группой адресных входов устройства, вторая группа входов — группой входон запроса устройства, третья группа входов — группой входон состояния блоков памяти устройства, а выходы — подключены к соответствующим входам блока приоритета, и блок обращения, первый вход которого является упранляющим входом устройства, а группа выходов — группой адресных выходов блоков памяти устройства, введены дешифратор обращения и коммутатор адресов блоков памяти, причем управляющий вход и группа входов блока обращения соединены.729589 памяти, а также для информационного подключения его к магистрали.

Блок 1 анализа состояния запрашива 40 соответственно с управляющим выходом

1 коммутатора адресов блоков памяти и группой выходов дешифратора обращения, входы которого подключены к информационным выходам коммутатора адре сов блоков памяти, первая группа входов которого соединена с первой груп пой входов устройства, а вторая группа — с группой выходов блока приоритета и группой адресных выходов источников запросов устройства.

На чертеже представлена структурная схема устройства.

Устройство содержит блок 1 анализа состояния запрашиваемых блоков памяти, блок 2 приоритета, коммутатор

3 адресов блоков памяти, дешифратор

4 обращения, блок 5 обращения, входы б, 7 и 8 групп адресных входов, входов запроса и входов состояния блоков памяти устройства, управляющий вход

9 устройства, выходы 10 группы адресных выходов источников запросов устройства и выходы 11 группы адресных выходов блоков памяти устройства. По входам б на блок 1 поступают коды но.меров блоков памяти от источников запросов, по входам 7 поступают сигналы запросов, а по входам 8 сигналы состояния блоков памяти. По входу 9 на блок 5 обращения подается управляющий сигнал синхронизации для правильной работы комбинационной схемы блоков. По выходам 10 из блока 2 приоритета выдаются ответные сигналы для информационного подключения к магистрали источников запросов . По выходам

11 выдаются адреса обращения для запуска в работу соответствующего блока емых блоков памяти состоит из дешифратора 12 номера блока памяти, элемен тов И 13 для анализа состояния памяти, элементов ИЛИ 14 для выработки заявки на блок 2 приоритета. Коммутатор

3 адресов блоков памяти состоит из . элементов И 15 для пропускания адреса блока. памяти от приоритетного запроса, элемента ИЛИ 16 для сборки но мера блока памяти и выдачи его на де шифратор 4 обращения и элемента ИЛИ

l7 для блокировки сигнала обращения в случае, когда нет запросов.

Блок 5 обращения состоит из элементор И 18 для выдачи сигналов обра щени и элемента И 19 для разрешения и сиЖсронизации сигнала обращения.

Устройство работает следующим образом.

Предположим, что в устройство поступают несколько запросов к разным блокам памяти. Гсли последние свободны, то на блок приоритета придут все заявки на подключение к магистрали.

Блок 2 с помощью коммутатора 3 пропустит код номера блока памяти от приоритетного запроса на вход дешифратора 4. Последний образует сигнал о6ращения, который синхронизируется в блоке 5 обращения и включает выбранный блок памяти в работу.

Таким образом, устройство позволяет повысить надежность своей работы эа счет уменьшения числа коммутационных элеме нтов .

Формула изобретения

Устройство для формирования адреса, содержащее блок приоритета, блок анализа состояния запрашиваемых блоков памяти, первая группа входов которого является группой адресных входов устройства, вторая группа входов — группой входов запроса устройства, третья группа входов — группой входов состояния блоков .памяти устройства, а выходы — подключены к соответствующим входам блока приоритета, и блок обращения, первый вход которого является управляющим входом устройства, а группа выходов — группой адресных выходов блоков памяти устройства, о тл и ч а ю щ е е с я тем, что, с целью снижения аппаратурных затрат, в устройство введены дешифратор обращения и коммутатор адресов блоков памяти, причем управляющий вход и группа входов блока обращения соединены соответственно с управляющим выходом коммутатора, адресов блоков памяти и группой выходов дешифратора обращения, входы которого подключены к информадионным выходам коммутатора адресов блоков памяти, первая группа входов которого соединена с группой адресных входов устройства, а вторая группа — с группой выходов блока приоритета и группой адресных выходов источников запросов устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство CCCP

Р 552845, кл. G 06 F 15/16, 1976.

2 ° Авторское свидетельство СССР

Р 458828, кл. G 06 F 9/18, 1975 (прототип).

7?9589

Заказ 1261/42

Тираж 751

Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раумская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4

Составитель В. Вертлиб

Редактор Л. Гребенннкова Техред N. Кузьма Корректор И. Муска