Способ приема информации в многоканальных системах связи с импульснокодовой модуляцией и устройство для его осуществления

 

Союз Советски к

Социалистических

Республик, (ll) (8

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дполнительное к авт. свид-ву— (22) Заявлено 13.12.77 (21) 2558501 /18-09 (51) M. Кл.

Н 04 J 3/00//

Н 04 J 3/06 с присоединением заявки №вЂ” (23) Приоритет —.

Гисудиретвеииый комитет

СССР

Опубликовано 15.05.80. Бюллетень № 18

Дата опубликования описания 25,05.80 (53) УДК 621.395. .41 (088.8) ио делам иаебретеиий и еткрытий (72) Авторы изобретения

В. В. Павлюков и В. А. Шарапов (71) Заявитель (54) СПОСОБ ПРИЕМА ИНФОРМАЦИИ В МНОГОКАНАЛЬНЫХ

СИСТЕМАХ СВЯЗИ С ИМПУЛЬСНО-КОДОВОЙ МОДУЛЯЦИЕЙ

И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ

Изобретение относится к электросвязи и может использоваться в многоканальных системах связи с импульсно-кодовой модуляцией (ИКМ) и временным делением каналов.

Известны способ приема информации в многоканальных системах связи с ИКМ, заключающийся в пои нтервальной записи информационных сигналов и считывании информацинных сигналов, и устройство для приема информации в многоканальных системах связи с ИКМ, содержащее первый блок памяти, блок считывания информации, анализатор и распределитель, причем выход первого блока памяти соединен с первым входом распределителя, выход блока считывания подключен к входу анализатора, выход которого соединен с вторым входом распределителя (1).

Однако из-за значительных величин фазовых рассогласований отдельных импульсов последовательности с ИКМ известный 2о способ характеризуется низкой достоверностью приема информации.

Цель изобретения — повышение достоверности принятой информации.

Для этого в способе приема информации в многоканальных системах связи с

ИКМ, заключающеМся в поинтервальной записи информационных Сигналов и считывании информационных сигналов, запись информационных сигналов осуществляют раздельно и попеременно для двух соседних канальных интервалов с тактовой частотой группового сигнала, а считывание информационных сигналов производят в моменты времени присутствия предыдущего канального интервала с частотой, отличной от тактовой частоты группового сигнала, при этом одновременно производят последовательнопараллельное преобразование информационных сигналов.

В устройство для приема информации в многоканальных системах связи с ИКМ, содержащее первый блок памяти, блок считывания информации, анализатор и распределитель, причем выход первого блока памяти соединен с первым входом распределителя, выход блока считывания подключен к входу анализатора, выход которого соединен с вторым входом распределителя, введены второй блок памяти и блок управле734887 ния записью и считыванием, йри этом информационные входы первого и второго блоков памяти соединены между собой, первый выход блока управления записью и считыванием подключен к управляющему входу первого блока памяти, второй выход блока "управления записью и считыванием соединен, с управляющим входом второго блока памяти, а третий выход блока управления записью и считыванием подключен к входу блока считывания информации, причем выход второго блока памяти соеди"- """ -"нен с третьим входом распределителя, при этом блок считывания информации состоит из первого, второго и третьего триггеров, причем выход первого триггера подключен к первому входу третьего триггера, второй вход которого соединен с первым входом первого триггера, второй вход которого подключен к первому входу второго и третье. му входу третьего триггеров, а второй вход второго триггера соединен с выходом третьего триггера, при этом первый вход второго триггера является входом блока считывания, " а выход третьего триггера является выходом блока считывания.

В способе приема информации в многоканальных системах связи с ИКМ производят запись информационного сигнала одного канального интервала из тракта с ИКМ в первый блок памяти, последующего канального интервала — во второй блок памяти, с тактовой частотой группового сигнала, а считывание информационных сигналов производят поочередно из каждого бло ка памяти отдельно в середине времени записи информации в другой блок памяти, ="* "-при этом одновременно производят последовательно-параллельное преобразование информационных сигналов.

На фиг. 1 приведена структурная электрическая схема устройства, реализующего предложенный способ, на фиг. 2 — структурная электрическая схема блока считывания информации, на фиг. 3 — временные диаграммы функционирования устройства.

Устройство для приема информации в многоканальных системах связи с ИКМ содержит два блока 1, 2 памяти, блок 3 считывания информации, анализатор 4, распределитель 5, блок 6 управления записью и считыванием.

Блок 3 состоит из трех триггеров 7, 8, 9 при этом первый вход 10 второго триггера

8 является входом блока 3, а выход третьего триггера 9 явля тся выходом блока 3.

Устройство работает следующим образом

На входы блока управления 6 поступают импульсные посылки цикловой синхронизации тракта, определяющие начало каждого цикла ИКМ с фазовым рассогласованием

Ьгр относительно частоты центра (фиг. За) и импульсные посылки поканальной (поинтервальной) синхронизации тракта, опре40

50 блока 1 памяти сигнала разрешения записи информации (фиг. 3r) производится последовательное заполнение блока 1 памяти последовательностью информационных посылок нечетных канальных интервалов цикла (запись), подаваемой на информационный вход блока 1 памяти (фиг. Зж). По истечении времени Т с момента начала записи сигнал разрешения на управляющем входе блока 1 памяти прекращается, и записанная информация данного канального интервала хранится в блоке 1 памяти в течение следующего интервала Т (фиг. Зж), чем обеспечивается возможность неразрушаемого считывания всех восьми бит информации одновременно, т. е. в параллельной форме, в определенный момент времени Т ее хранения.

В процессе заполнения информацией бло ка 1 памяти сигнал разрешения записи информации на управляющем входе блока 2 памяти отсутствует (фиг. Зд), вследствие вселяющие начало каждого канального интер вала цикла ИКМ с идентичным фазовым рассогласованием Л q) (фиг. Зб) . На первый вход блока памяти 1 поступает импульсная последовательность тактовой частоты (тактовые импульсы) тракта с ИКМ, сопровождающая последовательность информационных сигналов (посылок) данного тракта, с двунаправленным фазовым рассогласованием Ь <р относительно импульсных посылок тактовой частоты центра (фиг. Зв). Стандартная длительность .канального интервала цикла ИКМ, равная восьми интервалам тактовой частоты, или восьми битовым позициям, обозначена через Т. Попеременную запись информации четных-нечетных каналь-, ных интервалов производят при помощи блока 6 управления. На основе поступающих на его входы импульсных последовательностей цикловой синхронизации, поканальной синхронизации и тактовой частоты тракта на первом выходе блока управления 6 фор20 мируется сигнал разрешения записи информации нечетных канальных интервалов цикла длительностью Т (фиг. Зг). Этот сигнал с первого выхода блока уп)давления 6 поступает на управляющий вход блока памяти 1, обеспечивая запись в него информации соответствующих канальных интервалов цикла ИКМ. На втором выходе блока управления 6 формируется сигнал разрешения записи информации соседних (четных) канальных интервалов цикла длительностью Т

30 (фиг. Зд), который поступает на управляющий вход блока памяти 2, обеспечивая запись в него информации четного канального интервала цикла. Таким образом осуществляется управление процессом поперемен35 ной записи информации, поступающей на информационные входы блоков памяти 1, 2 (фиг. 3e), определенных канальных интервалов цикла ИКМ.

При . наличии нл управляющем входе

734887 чего последний находится в режиме хране. ния и возможного неразрушаемого считывания с него в параллельной форме, т. е. всех восьми бит одновременно, информации предыдущего четного канального интервала цикла (фиг. Зз). При появлении на управляющем входе блока памяти 2 сигнала разрешения записи информации (фиг. Зд) в течение времени Т производится последовательное заполнение блока памяти 2 последовательностью информационных посылок . четного канального интервала цикла (запись которую по прекращении действия сигнала разрешения записи хранят далее в блоке 2 памяти в течение времени Т (фиг. Зз), чем также обеспечивают возможность неразрушаемого считывания информации в параллельной форме с его выхода в определенный момент времени ее хранения.

Считывание одновременно всех восьми бит информации предыдущих канальных интервалов цикла с выходов соответствующих блоков памяти 1, 2 в середине времени хранения информации, равного Т, производится при помощи блока 6 управления и блока 3 с тактовой частотой центра. На основании отсчитывания блоком управления 6 каждых четвертых импульсных посылок последовательности частоты тракта, начиная с момента начала отсчета времени Т, формируется импульсный сигнал разрешения считывания информации каждого канального интервала цикла, при этом сигнал расположен в середине временного промежутка Т (фиг. Зи)

На третьем выходе блока управления 6 формируется сигнал разрешения считывания информации в виде потенциала (фиг. Зк) который вырабатывается в момент формирования импульсного сигнала разрешения считывания информации (см. фиг. Зи), а прекращается после момента осуществления считывания информации выходным сигналом считывания информации блоком 3. потенциал сигнала разрешения считывания подается с третьего выхода блока 6 управления на вход 10 блока 3 и осуществляет его однократный запуск. На другой вход блока 3 поступает импульсная последовательность тактовой частоты центра (фиг. Зл).

Выходной сигнал блока 3 показан на фиг. 3М.

Блок 3 считывания информации с тактовой частотой центра функционирует следующим образом.

При отсутствии потенциала сигнала разрешения считывания информации на входе

10 блока 3 в момент появления импульсной посылки на другом его входе на выходе триггера 7 формируется положительный сигнал, который не,изменяет состояние выходного триггера 9, а так как при этом на третий вход триггера 9 подается с входа 10 блока 3 отрицательнцй сигнал, то с выхода триггера 9, являющегося выходом блока 3, снимается положительный сигнал.

ФО

15 0

zs

Далее появление потенциала сигнала разрешения. считывания с рассогласованием

h,rp менее одного тактового интервала частоты на входе 10 блока 3 и, соответственно, на третьем входе триггера 9 не изменяет состояния выхода триггера 9. При паузе между импульсными посылками на другом входе блока 3 и наличии потенциала на втором входе триггера 7 на выходе последнего формируется отрицательный сигнал, но за счет отрицательного сигнала на втором входе триггера 9 на его выходе по-прежнему вырабатывается положительный сигнал.

И только при наличии потенциала на входе 10 блока 3 и, следовательно, на третьем входе триггера 9 и следующей импульсной посылки тактовой частоты центра на другом входе блока 3 и, соответственно, на втором входе триггера 9 за счет отрицательного сигнала на выходе триггера 7 происхо дит измейение состояния выхода триггера

9 на отрицательное, т. е. начинается формирование на выходе блока 3 сигнала считывания информации, синфазного с тактовой частотой центра. Кроме того, отрицательный сигнал с выхода триггера 9 подается на второй вход .триггера 8, вследствие чего на его выходе формируется отрицательный сигнал, устанавливающий выход триггера 7 в положительное состояние, которое после окончания данной импульсной посылки в дальнейшем не позволяет изменить состояние триггера 9.

По окончании импульсной посылки тактовой частоты центра на третьем входе триггера 9 формируется отрицательный сигнал, устанавливающий его выход в положительное состояние, то есть формирование сигнала считывания информации с b, 0 на выходе блока 3 на этом заканчивается.

Далее выход триггера 8 остается в том же состоянии до тех пор, пока не прекратится потенциал сигнала разрешения считывания на входе 10 блока 3. После этого триггеры 7, 9, 8 вновь готовы к однократному формированию синфазного, с тактовой частотой центра, сигнала считывания информации в описанной выше последовательности

Последовательность сформированных на выходе блока 3 импульсных сигналов считывания информации, синфазных с импульсной последовательностью тактовой частоты центра, подается на вход анализатора 4, с помощью которого вырабатывается код адреса канального интервала цикла, которому принадлежит считываемая с выходов блоков памяти 1 или 2 информация (фиг. Зн).

Код адреса канального интервала цикла подается с выхода анализатора 4 на второй вход распределителя 5 информации. На первый вход распределителя 5 считывают в параллельной форме информацию с выхода блока 1 памяти, при этом считывание информации на этот вход распределителя 5

734887 (см. фиг. 2ж) производят при условии отсутствия сигнала разрешения записи информации (см. фиг. 2г) на втором входе блока 1 памяти в момент времени, соответствующий половине времени Т хранения информации нечетных канальных интервалов в блоке 1 памяти. Считывание информации в параллельной форме с выхода блока 2 памяти на третий вход распределителя 5 (см. фиг. 2з) производят при условии отсутствия сигнала разрешения записи информации (см. фиг. 2д) на втором входе блока памяти 2, т. е. в течение времени хранения Т в блоке памяти 2 информации четных канальных интервалов.

Как и в случае считывания информации с выхода блока 1 памяти здесь также время хранения информации предыдущего канального, интервала определяют равным Т, а момент считывания хранимой информации выбирают соответствующим половине времени Т хранения информации, или середине канального интервала, равного четырем импульсным посылкам последовательности тактовой частоты (четырем битовым позициям). Таким образом, вследствие того, что попеременно на первый вход распределителя 5 считывают в параллельной форме информация нечетных канальных интервалов цикла, на третий вход распределителя 5 считывают в параллельной форме информацию четных канальных интервалов цикла, а на второй вход распределителя 5 в обоих случаях подают код адреса канального интервала, которому принадлежит считываемая информация, формируемый синфазно с импульсной последовательностью тактовой частоты центра в середине времени хранения информации каждого канального интервала цикла, и осуществляют компенсацию двунаправленных фазовых рассогласований между импульсными последовательностямй тактовых частот тракта и центра в максимально широких пределах — до четырех тактовых интервалов частоты (битовых позиций) для синхронизируемых сетей связи.

На выходе распределителя 5 формируют информационные посылки определенного канального интервала цикла ИКМ, которые в параллельной форме подаются в различные системы приемного коммутационного центра сети связи в зависимости от функционального назначения информации.

При наличии на втором входе распределителя 5 кода адреса канального интервала синхронизации или кода адреса канальных интервалов речевой информации; или кода адреса канального интервала сигнализации на выходах распределителя 5 соответственно формируется информация синхронизации цикла ИКМ, выдача которой производится в течение времени Т (см. фиг. 2н, о), или речевая информация цикла

ИКМ с адресом канального интервала в течение времени Т (см. фиг. Зн, п), или информация сигнализации цикла ИКМ в течение длительности цикла (см. фиг. 3 н, р).

Формула изобретения

1. Способ приема информации в много5 канальных системах связи с импульсно-кодовой модуляцией, заключающийся в поинтервальной записи информационных сигналов и считывании информационных сигна.лов, отличающийся тем, что, с целью повышения достоверности принятой информации, запись информационных сигналов осуществляют раздельно и попеременно дая двух соседних канальных интервалов с тактовой частотой группового сигнала, а считывание информационных сигналов производят в моменты времени присутствия предь дущего канального интервала с частотой, отличной от тактовой частоты группового сигнала, при этом одновременно производят последовательно-параллельное преобразование информационных сигналов.

2. Устройство для приема информации в многоканальных системах связи с импульсно-кодовой модуляцией, для осуществления способа по п. 1, содержашее первый блок памяти, блок считывания информации, анализатор и распределитель, причем выход первого блока памяти соединен с первым входом распределителя, выход блока считывания подключен к входу анализатора, выход которого соединен с вторым входом распределителя, отличающееся тем, что введены второй блок памяти и блок управления записью и считыванием, при этом информационные входы первого и второго блоков памяти соединены между собой, первый выход блока управления записью и считыва3s нием подключен к управляющему входу первого блока памяти, второй выход блока управления записью и считыванием соединен с управляющим входом второго блока памяти, а третий выход блока управления записью и считыванием подключен к входу блока считывания информации, причем выход второго блока памяти соединен с третьим входом распределителя.

3. Устройство по п. 2, отличающееся тем, что блок считывания информации состоит из

4 первого, второго и третьего триггеров, причем выход первого триггера подключен к первому входу третьего триггера, второй вход которого соединен с первым входом первого триггера, второй вход которого подключен к первому входу второго и третьему входу третьего триггеров, а второй вход второго триггера соединен с выходом третьего триггера, при этом первый вход второго триггера является входом блока считывания, а выход третьего триггера является выходом блока считывания.

Источники информации, принятые во внимание при экспертизе

1. Патент США № 3839599, кл. 179 — 69.5, опублик. 1976 (прототип).

734887

Составитель Г. Теплова

Техред К. Шуфрич .... Корректор Ю. Макаренко

Тираж 729 Подписное

Редактор H. Горват

Заказ 2238/! 7

ЦН И ИП И Государственного ком итета СССР по делам изобретений и открытий

1 i 33003355,, М оОс кКв а, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент>, г. Ужгород, ул. Проектная, 4