Цифровая следящая система

 

Союз Советскик

Социалистические

Уеслублик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

i 736О44 (6! ) Дополнительное к авт. свнд-ву (22)Заявлено 24.11.78 (21) 2546705/18-24 (5I )M. Кл.

5 05 В 11/14 с присоединением заявки ¹

Веудерстеенньй квинтет

СССР (23) Приоритет йе делен нзевретеннй н епрытнй

Опубликовано25.05,80. Бюллетень №19

Дата опубликования описания 28.05.80 (53) УДК62-50 (088.8) (72) А втор изобретения

В. С. Потапов (71) Заявитель (54) ЦИФРОВАЯ СЛЦ ЯЩАЯ СИСТЕМА

Изобретение относится к области радионавигации и может бьггь использовано в системах слежения за фазой сигнала при наличии помех.

Известны следящие системы, содержащие генератор опорной частоты, делитель„ дискриминатор знака рассогласования и схему коррекции фазы делителя.

Наиболее близким к изобретению техническим решением является цифровая

10 следящая система, содержаецая последовательно соединенные опорный генератор, делитель частоты, дискриминатор знака рассогласования и блок коррекции, выход которого соединен с вторым входом де35 лителя IGcTorbl il)

Цель изобретения - увеличение быстродействия системы. Система содержит последовательно соединенные элемент И и элемент ИЛИ, выход которого соединен с вторым входом блока коррекции, первый, второй и третий входы элемента И соединены соответственно с вторым входом дискриминегора знака рассогласования, к потенциальному и импульсному выходам делителя частоты, а второй вход элемента ИЛИ соединен с первым входом дискриминатора знака рассогласования.

На чертеже представлена цифровая следяшея система, Оне содержит опорный генератор 1, делитель частоты 2, элемент И З, элемент ИЛИ 4, дискриминатор 5 знака рассогласования, блок коррекции 6 фазы делителя.

Цифровая следяшая система работает следующим образом.

Импульсы частоты генератора опорной частоты 1 поступают на вход делителя 2.Сигнал F в виде меандра поступает иа вход нал элемента И 3, иа котором происходит сравнение по фазе с сигналом, взятым с инверсного потенциального выхода старшего разряде делителя частоты 2. В случае наличия рассогласования по фазе между сигналом Г и сигналом с выходе делители частоты 2 Г на входах элемента оп

И 3 образуется врсменной интервал, пропорциональный величине рассогласования, 736044 во время которого дается разрешение на прохождение импульсов заранее Bûáðâííîé частоты 1к>, взятых с импульсного выхода одного из разрядов делителя час тоты 2. Последовательность импульсов этой частоты, количество которых пропорц>изнально величине рассогласования с выхода элемента И 3, а также импульс частоты Р с выхода делителя частсты 2, проходят элемент ИЛИ 4- и поступают на 10 вход блока 6 коррекции фазы делителя.

<На другой вход этого блока поступает сигнал с выхода дискриминатора знака рассогласования 5. В зависимости от знака рассогласования на вход делитег>я частоты 2 поступает дополнительное количество импульсов равное числу: импульсов, поступающих с элемента ИЛИ 4, либо запрещается поступление такого же количества импульсов частоты с опорного генератора 1, что приводит к изменению фазы сигнала Ео„с выхода делителя, частоты 2, и, тем самым, уменьшается величина рассогласования, В следующий период с выхода элемента И 3 через эле- 25 .мент ИЛИ 4 на блок коррекции фазы делителя 6 будет подаваться уже меньшее число импульсов, так как в предь>ду>ций период в результате "подстановки" (либо

"исключения ) определенного числа импульсов рассогласование соответственно уменьшилось. Этот процесс будет продол. жаться до тех пор, пока величина рассогласования (временный интервал на элементе И 3) не будет равна или меньше периода частоты 1 . При этом на вход блока коррекции фазы делителя 6 через элемент ИЛИ 4 поступление импульсов частоты 1 прекращено, а будут. поступать только импульсь> частоты F с выхода делителя частоты 2, и окончательная отработка рассогласован ия будет проходить с постоянной скоростью (Один

4 дискрет в период частоты F ц, ), следовательно, автоматическое переключение на постоянную скорость отработки будет происходить при малых величинах рассогласования фаз сигналов Р, и Гог>, и общее время переходного процесса будет значительно сокращено.

Результаты испытаний показали, что при первоначальном рассогг>асова>ти сиг. налов „и F в 180 и выбранной частоте квантования (кь = F о>> 32, емкости делителя равной 256 дв. ед. время переходного процесса примерно в

6 раз меньше времени переходного процесса прототипа.

Формула изобретения

Цифровая следящая система, содержащая последовательно соединеннь>е orropHb»; генератор, делйтель частоты, дискриминатор знака рассогласования и блок коррекции, выход которог о соединен со вторым входом делителя частоты, о т:> и ч а—

to ш а я с я тем, что, с целью увеличения быстродействия системы, она содержит последовательно соединенные элемент И и элемент ИЛИ, выход которого соединен со вторым входом блока коррекции, первый, второй и третий входы элемента И соединены соответственно с вторым входом дискриминатора знака рассогласования, с потенциальным H импульсным выходами делителя частоты, а второй вход элемента ИЛИ соединен с первым входом ди с криминатора зна ка рассогласования, Источники информации, принятые во внимани, при экспертизе

1. Вопросы радиоэлектроники, серия

ОТ, вып, 15, 1970, с. 22 (»poтотип).

736044

Составитель A. Лашев

Редактор Е, Гончар Техред ж. Кастелевич Корректр М. Вигула

Заказ 2426/38 Тираж 956 Подписное

Ш ИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушскаи наб., д. 4/5

Филиал ППП "Патент, г. Ужгород, ул. Проектнаи, 4