Управляющее устройство

 

Союз Советских

Социалистичесних

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ С ЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) ЗаЯвлено 160278 (21) 2580898/18-24 ()М. КЛ

G 06 F 9/00 с присоединением заявки № (23) Приоритет

Государственный комнтет

СССР по делам нзобретеннй н открмтнй

Опубликовано 15.0680. Бюллетень ¹ 22

Дата опубликования описания 1806.80 (53) УДК 681, 325 (088.8) (72) Авторы изобретения

А.Ю. Гурьев и Л.М. Метрик (71) Заявитель (54) УПРАВЛЯЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области автоматики и вычислительной техники н может найти применение в различных системах обработки данных. 5

Известны управлякщие устройства (1 l, содержащие блок памяти, блок дешифрации связей, блок дешифрации состояний и блок управления, соединенный двухсторонними связями с объектом управления и блоками дешифрации состояния и связей, а выходами — через соответствующие элементы И со входами блока памяти. Эти устройства осуществляют выдачу позиционного управляющего кода в объект управления.

Недостаток этих устройств состоит в низкой надежности и обусловлен отсутствием защиты или коррекции при . выдаче управляющего кода с несколькими значащими разрядами.

Наиболее близким к данному по сущности технического решения является устройство (21 для управления моделиров ан кем, содержащее блок ввода, сое-25 диненный выходом с первым входом генератора равномерно распределенных случайных чисел, а выходом — co входом регистра признака опроса, выход которого подключен ко входу блока ас-З социатив ной памяти, подключенной выходами через блок элементов И к соответствующим элементам ИЛИ, выходы которых соединены со входами блока индикации, подключенного выходом через последов ательно соединенные шифратор и выходной регистр ко входу дешифратора, выходы которого соединены с соответствующими управляющими входами блока элементов И.

Это устройство вырабатывает сигналы управления опрссси поразрядньм сравнением задав:аемого в регистре признака опроса. ассоциативного признака с хранимыми в памяти признаками.

Недостаток этого устройства со-. стоит в низкой надежности.

Целью изобретения является повышение надежности работы устройства.

Поставленная цель достигается тем, что в управляющее устройство, содержащее две группы элементов И, выходы которых соединены с соответствующими входами группы элементов ИЛИ, и блок ассоциативной памяти, вход признака которого является входом устройства, введены блок памяти адресов, входами соединенный с выходами соответствующих элементов ИЛИ группы, а выходом

741266 с адресным, входом блока ассоциативной памяти, блок дешифрации числа возбужденных выходов блока асссциативной памяти, первый и второй выходы которого подключены соответственно к управляющим входам элементов И первой и второй групп, блок хранения статистики состояний, выходами соединенный со входами соответствующих элементов

И второй группы, блок дешифрации четности кода адреса и блок коммутации, соединенный k-тыми входом и выходом соответственно с k-тым выходом блока ассоциативной памяти и k,-тыщи входами блока хранения статистики состояния, блока дешифрации числа возбужденных выходов блока ассоциативной памяти, 15 третий выход которого подключен к управляющему входу блока дешифрации четности кода адреса, и входу к-того элемента И первой группы, выход блока памяти адресов подключен к адресному Щ входу блока ассоциативной памяти и ко входу блока дешифрации четности кода адреса, первый и второй выходы которого соединены соответственно со входами блокировки четных и нечетных выходов блока коммутации (k-l,N) .

На чертеже представлена блок-схема предлагаемого устройств а.

Она содержит блок 1 ассоциативной памяти, блок 2 коммутации с коммутирующими транзисторами 3 и 4, устанавливаемыми соответственно на нечетных и четных выходах блока 1, блок 5 дешифрации числа возбужденных выходов блока ассоциативной памяти, блок 6 хранения статистики состояний, элементы И 7 первой группы, элементы И 8 второй группы, элементы ИЛИ 9 группы, блок 10 памяти адресов и блок 11 дешифрации четности кода адреса.

Устройство работает в режимах конт-4р роля, коррекции и вероятностной кор- . рекции.

Реализация указанных режимов основывается иа предположении о том, что при правильном функционировании, т.е ° при отсутствии отказов или сбоев в блоке 1, работа которого описывается системой ортогональных булевых функций и переход автомата в любое допустимое состояние соответствует выбору одного слова при опросе бло.ка 1.

Режим контроля, Режим контроля является основным режимом работы управляющего устройства. В этом режиме после подачи входного сигнала на вход признака слован кода состояния автомата на адресный вход блока 1, блок 5 определяет число выходов блока 1, возбужденных в результате опроса. Если возбужден Щ один и только один выходблока 1, то делается вывод о том, что блок 1 работает правильно. В этом случае сигнал с первого выхода блока 5 разрешает прохождение сигнала от возбужден-g5 ного выхода блока 1 через соответствующие элементы И 7 и ИЛИ 9 на блок

10, где выбирается ячейка с кодом состояния, н которое должно перейти устройство. Этот код поступает на входы блока 11 и на адресный вход блока 1 и в сочетании с входным. сигналом, поступающим в это время на вход признака блока 1; определяет очередной переход. Цикл работы автомата повторяется, если возбужден один выход.

Если на очередном цикле возбужденные выходы отсутствуют, то блок 5 формирует признак ошибки, которая не может быть скорректирована. В случае, если возбуждается более одного выхода блока 1, устройство переходит в режим коррекции.

Режим коррекции

В случае прихода нескольких сигналов с выхода блока 1, блок 5 запускает блок 11, который по адресу на выходе блока 10 формирует сигнал запрета прохождения через блок 2 сигналов, имеющих четные или нечетные номера. Если, например, после блокировки сигналов, имеющих нечетные номера, блок 5 определил, что на выходе блока 2 имеется один и только один возбужденный (четный сигнал), то этому сигналу разрешается прохождение через один из элементов И 7 и элемент ИЛИ 9 в блок 10 и работа устройства продолжается.

Режим вероятностной коррекции

Если после блокировки нечетных выходов блока 2 на входе блока 5 присутствуют несколько четных сигналов, то блок 5 выдает управляющий сигнал на элементы И 8 второй группы. В результате выбор ячейки блока 10 осуществляет блок 6, который по некоторому правилу выбирает из всех присутствующих, в данном примере четных, сигналов на своем входе один, имеющий старший приоритет. Конструктивно блок 6 может представлять собой либо приоритетную схему, если приоритеты не зависят от состояния устройства, либо блок памяти. В последнем случае в блоке 6 хранится состояние (номер) старшего по приоритету сигнала для

;всех .(в предельном случае) сочетаний входных сигналов, выбранного, например; по известной статистике частоты возбуждения выходов блока 1.

Таким образом, устройство за счет коррекции выдаваемых сигналов повыша т надежность своего функционировани.я.

Формула изобретения управляющее устройство, содержащее две группы элементов И, выходы которых соедйиены с соответствующими входаья группы элементов ИЛИ, и блок

741266

ЦНИИПИ Заказ 3205/48 Тираж 751 Подписное филиал ППП Патент, г» ужгород, ул. Проектная, 4 ассоциативной памяти, вход признака которого является входом устройства, о т л и ч а ю щ е е с я тем, что с целью пОвышения надежности работы устройства, в него введены блок памяти адресов, входами соединенный с 5 выходами. соответствующих элементов

ИЛИ группы, а выходом — с адресным входом блока ассоциативной памяти, блок дешифрации числа возбужденных выходов блока ассоциативной памяти, первый и второй выходы которого подключены соответственно к управляющим входам элементов И первой и второй групп, блок хранения статистики состояний, выходами соединенный со вхо- 1 дами соответствующих элементов И второй группы, блок дешифрации четности кода адреса и блок коммутации, соединенный k-тымн входом и выходом соответственно с k-тым выходом блока ассоциативной памяти и k-тымн входамк блока хранения статистики состояний, блока дешифрации числа возбужденных выходов блока ассоциативной памяти, третий выход которого подключен к управляющему входу блока дешифрации четности кода адреса, и входу k-того элемента И первой группы, выход блока памяти адресов подключен к адресному входу блока ассоциативной памяти и ко входу блока дешифрации четности кода адреса, первый и второй выходы которого соединены соответственно со входами блокировки четных и нечетных, выходов блока коммутации (k-1iN) .

Источники информации, принятые: во внимание при экспертизе

1. Авторское свидетельство СССР по заявке 9 2543272/18-24, Кл. G 06 F 9/00, 1977.

2. Авторское свидетельство СССР

М 451085, кл. G 06 F,15/20, 1973

:(прототип) .