Устройство для сопряжения процессоров с внешними абонентами

 

«»750472 оциалистически к

Республик

Ой 4САНИЕ

ИЗОБРЕТЕНИЯ (6I ) Доно. пптельпое к авт. свид-вх (22) Заявлено 19.05.78 (21) 26172И:18-2.( с присоедине ни ii:заявя!! Л : -(23) Приоритет (1) 1 Кз 3

6 06 F 3/04

Государственный комитет

СССР (53 ) УД К 681.327..11 (088.8) Оптблпкова о 23.07.80. Бюллетеп ° ¹ 27 по делан изобретений и открытий

Дата опубликования c>ttèñattèë 28.07.80

В. 11. Хе»!t tc (72) Автор изобретения (7I) Заявитель (54) УСТРОЙСТВО ДЛЯ СО11РЯЖЕНИЯ III OL1FCCOÐÎÂ

С ВНЕШНИМИ АБОНЕНТАМИ

Союз Советскик и

Изобретение относится к вы числител ыюэй технике и может быть использовано при построении многопроцессорных систем обработки данных.

Известны устройства для сопряжения процессоров и at-ешних абонентов, содержащие блоки управления, магистрали обмена, причем управляющие входы и выходы блоков управления подключены к соответствующим выходам и входам процессоров и обеспечивают обмен информацией между процессорами и внешними абонентами через обшие магистрали обмена (1(и (2).

Недостаток этих устройств состоит в низкой пропускной способности устройства, что обусловлено необходимостью переприемов информации на каждом цикле передачи.

Наиболее близким к предлагаемому по технической сущности является устройство для подключения процессоров к обшей магистрали, содержащее оперативное запоминающее устройство (ОЗУ), общую магистраль, процессоры, блок управления, элементы И, причем информационные входы и выходы процессора через элементы И соединены с общей магистралью, управляющие в оды элементов И подключены к выходу триггера занятости блока управления, группа управляющих входов которого соединена с группой управляюших выходов процессора, выхода опроса обрашения каждого предыдушего процессора соединен со входом опроса обращения последующего процессора, информационные входы и выходы ОЗУ соединены с выходами элементов И.

В процессоре с наивысшим приоритетом программно возбуждается шина «Опрос обращения», от которой устанавливаются в

)О состояние «)» триггеры запроса обращения в тех процессорах, где есть запрос на связь с памятью, а также возбуждается сигнал

«Опрос», который последовательно обегает все процессоры. Если ни в одном из процес)5 соров нет запроса на связь с памятью, то сигнал «Опрос», пройдя все процессоры, возвращается в процессор с самым старшим приоритетом. В этом процессоре вновь возбуждается сигнал «Опрос» и цикл повторяется. Как только «Опрос» достигнет процесzo сора, в котором есть запрос на связь с памятью, дальнейшее распространение сигнала «Опрос» запрещается, а данный процессор возбуждает сигнал обращения к ОЗУ, номер ОЗУ и предлагаемую информацию. Ес75()472

>> с, ли 035, KoTopoviу ЗдресОВа но: То 0603!I I ние, Fle 33нято ы«!Мтрен(»и.",((?»K.fovi чтения

ИЛ;("-,;;(,ifCH To f3!IFI ?, Г>РО!>CCC<>P !< T, 2; .

В ce2ffc связ«! (. этим ОЗ ., и О(уlце(TF).1 яс гС! ПЕРЕДЯ !3 ИнфОРМЗЦИИ. CÑ,i(i (>:<, !<О" Орому адресовано убран(ение, зя((?» !.<» i! .-:С:НК?!. .(:«?(КЛОХ» ЧТС. КНЯ ИЛИ 331! HCH () Г i! Pi> Ii>;— дущего запрося, то данный процессор, и;>лучиы с,(гкал «<)TE!ет зякятости:;. (j)0 )м i:! vc i сиl н2.! «(>прос>>, котОрь! Й i! 00.(ол жdp r () Зс про:", ;>яняться далее K другим и р:>I!(. сс;>рзм (>j.

НедОстатком itз!)ест!!О! с> vcTpoHP EI;2 яы !HeTCH Pf 0 HHBK (я 1!()с!(усккая C!IOC06!l JCTb, Ll e 1 «> и 3 О 6 р Р т с и и я — — и 0 ы ы и с H H!- . I I p 0 I l v (K!

l0H CII0CO0i!OCTH ХСТРОЙ TBd. (1оста(>л!евана«! Це.((> достill яется тем, !10

ы устройс Bo .-,,лп сопряж;-кия fpo. c(îpoB с

ыкеd!f::»мH 0601le!I!»,I!I со!00>:. 1!p.(e мутаторов ироцессороы, KB.K.T!,ié из;<0).орых содег>к«!т Олок упр«!«Лек>»я, —;cpbdH i )х !(пя > H >dЫЛЯ1ОL(ИХ ЫХО;.!ОБ ll Ыblхс (ОЫ РИЗI>3КFI

I» e H >> 0 f > 1 М )I H P O R 3 H I I A Й (0 (. К Д Ь. К О > <) Р 0 Г 0 С О (> " диксны соо(ве(стыекнс с первой грхппо(с! v!fРЯЫЛЯЮ(ЦИ Х Ы!>IXOE(OB И В.<0 lом ((РИЗ (ЯКЯ,0— мякдь; соо(!?етстыую!«.егo пpol(pccop3. ру(1ifh(ИкфОР»121(HO!i«fhIX ВХОДОВ И Bh!XOÄJOB К(> ГО. (>ОГО COP.IHI!Pllbi Соотыет(TBCHF!0 С ГpVI((!ОЙ И«I— формационных выходов первой гру-:ь! элементов ;1, сое! Hi»екной группой Bx(;,. OB;IHгистралью «)вода икформяции от ыке:HhHix

260нентОВ, и с Г(>уппой и нфоп мац«(с)к!!ы.<; ходов второй группы элементов И, подкс((0»е!.—

НОЙ ГРУIIIIO?» Вы(ХОДОВ К М ЯГИСТР2;! и Г)ывi>.!3 информации на внешнис: абоненты, у(;рявляю(цие входы первой и второй: р (кr! элс ментов И ПО;(ключекь(к Bhfxogv подк IK> !<" к!!я процессора блока управления. !(срыые приоритетные вход и выход блока управ lellH>I

f -ГО КО Ъ(М), T 3 TOP 3 К РОЦЕССОРЯ СОЕДИ «(Е:.(«>! СООТВЕТСТВЕННО CO ВТОРЫМИ ЫЫХО,.;О>I И ЫХО,IOМ приоритета блока управле (ия I -- 1-г(> ко)(мутатора t!pol;ecco02 (1 == 1, )»>). ы KH к lbl!I коммутятор Iipoueccop3 ывсдек олок бмф- рной памяти, соедине!(Ный группа,IH икфор „ационных ВхОдОВ и Вы ходо!3 сООтыстстые;! I(() с ГруппоЙ информационных B«>lxo!OB I j>( цессора и магистрялью вывода и;-формации на ыне(пние 360«(епть(, (рхр! .10:: vlf(>яыл/(к>п(и х входов -- со второй груlIHOHvt!p38ляю!Цих выходов блока управления, груп?:.ой ЯдресС I PVi!H0É 3 IPPCHhI X BbfXO, E0F) процессора, I pvlflfoH выходов HpllpÎI pяммированной команды — с группой входов ifcпрограммированной коман;ы процессора, а первым и вторым управля(ошими выходаMH — соответственно с первым и вторым входами синхоонизации блока упрявления. Кроме того блок буферной памяти содержит p<"версивный регистр сдвига, W HHpopi!2IEHoHных регистров, шифратор, четыре эле",åHTЯ

И, пять элементов ИЛИ, элемент НЕ, дыя элемента задержки, причем группа информационных входов блока соединена с груп

НОЙ информ яционнь(х ВходОВ пере(ОГО элсмента И. Гр,iiri3 выходов которого подключена к первой группе входов первого элемента

«(° 1 И. ы! 0(>яя Грх II I! 3 ВходОВ KoTopol 0 сор,(FI:Ief»à с I ðóïf!Oé ыыхо. ов второго элеменТ3 И, соединекко.о группой входов с группой à,pecH«>ix ыходоы блока, а группа выходс,ы — с первой группой входов информационных регистров. выходы i-го (i = 2, W) и;(формяциокно!о (ре(?!Стра, кроме первого, сос.ш;l(.Hhl c<) второй группой входов l — 1-го

Hf!(рор (яциокко< о регистра, группа выходов перв<,го чнформационного регистра соедин("1(«) с группой входов третьего и четвертого элс.ментов И, а выход последнего разрядя первого информационного регистра соедк:ief» с первым управляющим выходом блока, ?xu(ы второго и третьего элементов ИЛИ первые входы четвертого и гятого элеменr0f» (!. 1(1, "пряв.) яюшие Входы г(ерыого, ВТорого и третьего элементов И и вход шифраТОРЯ iio, > КЛ Ю CИЬ! К СООТВЕТСТЫ > ЮШИМ ВХОДЯ М гр ?ппь! хпраыля,оших входов блока, Выход втор(>го элемeHòà ИЛИ соединен со вторым входом (етыертого элемента ИЛИ, выход которого через первый элемент задержки подK. l þiI(f! к пе рвом у cHI»xpoHH3Hpv«r) ùevf V Входу рсг!»Стра c,iâèã3, вь!ход третьего элементя ИЛИ сое,дикен с управляющим входом ."! ? (р то г 0 = !I e vI e I» T 3 И H. ы тО р ы м В х О до м и я(с го зле»е! та ИЛИ, выход которого через

Второй элемент задержки соединен со вто-ым . к:(х")c>киз?(ру«оших! входом регистра

,-,ыиг; и с сикхро!»Из?(руюц!и<х»и входами информационных регистров, выход каждого р3..ря (а регистра сдыигя подключен к управ IHIOH!cму входу соотыетствуюшегс информBHHOHíîãî регистра, а выход первого разря !3 .ep«ç элемент НЕ со вторым управбс(окз Bpvfr (13 Bbfxor«QB п(<»фр((торя и группа выходов третъего элементы И подклк)чекы к группе командных

Выходов блока. груп:(2 выходов четвертого э, l:мс.птя И сое lикeitа с Гругп(ОЙ инфор!((ЗциОккь х ыл(ходов блока.

В(»еде((не блока буферной памяти позыоляет I!OBblcHT fipoovcKHv(0 способность уcTройстыя, за счет того, что при обрашении ,ip0!eccop3 к абокентям и занятости магистрялей;(ереда !ей информации со стороны другого процессора, и (формация обмена запоминается ы блоке буферной памяти и в порядке iipHÎpHTPTB поступает на обшие информационные магистрали, обеспечивая переда:у необходимой информации. Таким образо!<(, «е происходит приостановки рабочей программы процессора ы ожидании обмена.

На (риг. 1 представлена блок-схема усТройства; на фиг. 2 — функциональная cxe i3 Олокз vflpdBления; ня фиГ. 3 — функциональная схема блока буферной памяти; кя фи(. 4 и 5 — временные диаграммы операций программного вывода и ввода информации процессора; на фиг. 6 — структура управляющего слова; на фиг. 7 и 8 — временкые диаграммы работы устройства.

750472

Схемы (фиг. 1) содержат процессоры 1, блоки 2 управления, блоки 3 буферной памяти, первые 4 и вторые 5 группы элементов

И, датчики 6 информации и приемники 7 информации, синхронизатор 8 группы 9 кодовых шин вывода, группы 10 кодовых шин ввода, первые группы 11 управляюших шин, группы 12 адресных шин процессора. шины

13 подключения процессора, вторые группы

14 управляющих шин, группы шин !5 непрограммированной команды, первые 16 и вторые 17 управляющие шины, шины !8 признака непрограммированной команды, шины 19 и 20 информационных магистралей, шины 21 — 24 приоритета.

Кроме того содержат (фиг. 2) элементы

25 — 36 И, элементы 37 — 39 ИЛИ, элемент

40 И вЂ” ИЛИ, элемент 41 НЕ, триггеры 42—

44 управления и триггер 45 признака абонента реверсивный регистр 46 сдвига, информационные регистры 47, шифратор 48, элементы 49 — 52 И, элементы 53 — 57 ИЛИ, элемент 58 НЕ и элементы 59 и 60 задержки (фиг. 3) .

Устройство работает следующим образом.

Процессоры 1 всех каналов обработки информации работают синхронно (тактовые сетки всех процессоров совпадают) и выполняют различные (или одинаковые) рабочие программы с общими для всех каналов внешними абонентами 6 и 7. В обшем случае возможно подключение к общим информационным магистралям абонентов, которые обслуживаются только одним (или несколькими) каналами. Синхронность работы процессоров обеспечивается синхронизатором 8, конструкция и работа которого описана в прототипе. Передача информации между процессорами 1 и абонентами 6 и 7 осугцествляется программой процессоров. Для устранения конфликтных ситуаций, возникающих при одновременном обращении двух и более процессоров к общим шинам 19 и 20 ао обмена, все процессоры имеют фиксированный уровень приоритета. При одновременном выходе на режим обмена нескольких процессоров к магистралям подключается процессор с высшим уровнем приоритета.

При этом информация обмена от процессо45 ров с более низким уровнем приоритета размегцается в соответствующем блоке 3, который в порядке приоритета подключается к информационной магистрали и передает управляю)цие слова и информацию соответствующему абоненту. Блок 3 имеет уровень приоритета на единицу меньше приоритета соответствуюшего процессора 1, т. е. при одновременном обращении в одном канале процессора и его блока 3 к абонентам сначала подключается процессор, а затем блок 3.

Анализ состояния шин 19 и 20 информациoHHbIx магистралей (заняты-cao6oдны) и подключение процессора 1 при обмене либо к

IIIIX!, ЛИОГ) и I),ц)Ку 3 ОСгуШЕСТВ1ЯЕT б10К 2 управления соответствующего канала.

Обмен процсссг)рг) с абонеггтами выпол)гяется за два рабочих циклг). В !)ервом цикле производится выдача уггравляющегг) слоаа (УС) an втором -- выдача (прием) информации. Для разделения на шинах !9 адреса абонента и информации из процессора в первом цикле в составе управляюшего слова вместе с адресом абонента выдается два признака: признак информации (причем «I» в предпоследнем разряде слова соответствует адресу, а «О» — информации); признак абонента (причем «1» в последнем разряде слова соответствует датчику информации, «О» — приемнику) . Временные диаграммы обмена процессора с приемниками и датчиками информации приведены соответствен но на фиг. 4 и 5, а структура управляющего слова — на фиг. 6.

Блок 2 управления в каждом канале обработки информацгги обеспечивает анализ состояния oolljHx информационных магистралей (заняты — свободны), подключение процессора к абоненталг через информационные магистрали, если последние свободы, подключение процессора к блоку 3, если информациогшые магистрали заняты и подключение блока 3 к абонентам при освобождении информационных магистралей.

В исходном состоянии все триггеры блока

2 находятся в нулевом состоянии. При выдаче из процессора управляющего слова признаком команды В! П (стробированного на элементе 25 И тактовым импульсом ТИ 2) устанавливается в единичное состояние тригге!) 42 управления.

Если в это время информационные магистрали не заняты процессорами пли блоком 3 более высокого уровня приоритета (на шине 21 разрешающий потенциал), то выходным сигналом триггера 42 через элементы

28 и 29 И на шине 13 формируется управляющий сигнал «Подключение», который через группы элементов 4 и 5 И подключает процессор к общим шиналг 19 и 20 обмена. При этом на них в первом цикле операции обмена из процессора выдается управляющее слово, а во втором — выдается (или принимается) информация. Во втором цикле операции обмена триггер 42 управления сбрасывается в нулевое состояние тактовым импульсом ТИ 1, снимается управляющий сигнал на шине 13 и процессор отключается от шин 19 и 20.

Если при выдаче из процессора управляющего слова информационные магистрали заняты процессором высшего уровня приоритета, то запрещаюшим потенциалом по шине 21 на элементе 28 И блокируется формирование сигнала «Подключение» и через элементы 41 НЕ» элемент 30 И подается сигнал разрешения на элементы 31 — 33 И, на которых формируются управляющие сигналы «Запись УС», <Запись информации», >, ) 04 7 .>

« .> 3 ППСЬ PCci ()Л », ((б«((((f if !33 ki! I.ki(33. пись и((формации оомсп;I !IpOil ссора l! б.и к . 3. 110 окоп )2!H!If B;tflffCИ и >Ic! Iif!H и блок

1 (<)pa(ывыстся 13 fl i, 1(i30c (ос Г<)я Ilfp Г(>и < Гсj) 42.

Пр(! Ос(зобо)к,(Рнии пнформы((и<п(ны., гистралей пронеccopc)!3tff Н1Н б 10Kc! iiJi,3 0

ЛРР ВЫСОКО I 0 Х РОВНЯ liPHOPHТ(. Тс), С!IH "

33 II f?(tlL2K)flLи и cè (н2.1 H3 lll li H (. ? 1, j>a:! Pi li! <15I (через ?лечепт 27 И! Нрохо?Кдснис упрынляlOIIL< ГО С ИГ Ныл а <<Н 2..1 И ЧИР Hil(pOf) (I cl i (>ia» HЛ олока 3. Формирование управляющих cnrfid,l0B,L.1Н СЧИТЫ(ЗЯНИЯ ИифОРМ<1ППП O<>iICkt<) из б.1 О к я 3 п (3 О и 3 В Од и Г с я р и Г с р с)? и -! 3 I f

f4 уi!paaëåíHH, триггер(>м 45 приз як» ы(н>неита, элеме тычи 34 36 И, элсмс((гос! 40

И вЂ” И IN.

Пере (2(13 Ifitgopifai!IfH itPæ (, б,lOI (>м

И аООПСНТ2МИ Ос) ЩЕСТВ.(ЯРТ(5! 3 ),(((Я Ц! .К.(().

Н3 ГзыхОдах трс! ГГРJ> l 43 < ппс)ВД(i(H>i ф<>р" (uj) У 10 Т С Я П P с. H. I Я IO I I L И (. С H Г! i <).1 hi, 0 0 < С I I l I I (> (! к)щиР 9ОР»(иРОвыfiис (3 HPО<)хо,((lх(0;f I<),,1(доватсль н>сти управляю,f(Hx с ип(2,-(<)в (л)( считывания ппфорчации 0(>)(оп;> Hз <,I >к:I (.

В первом цикле <(срез уг(еif< нт 34 И l!i>i:; < гся сигнал. <<(.Нитывы:пlе Х (.> (),ilt<>fij)pi .p IHO и II(. r!BOÌ I(!f KËP 2THÌ <КЕ СПГПЫЛкы 3 if<) п,(е

l7 в тригl cp 44 и триггер 45 l(DHBíaê;1 (: (, то во втором цикле с Вы;о.l3 !.ригfiPI!; -15

ВЫД2СТСЯ Р IBPCШ< Ю!ЦИЙ HOT(. ill(H d, (Цс) В Х 0 ( элемента 35 И. Нри э-.ом ца его выхо JP <()о >l мируется сигнал «Считывапис rir!(f)opikat(;Iff».

Если производится обрашеиис к (атч IK и 1формации (признак абоненты «J» f, ра решакнций потенциал с Выхо,((! триг((0» -15 ( подается на Вход элемента 36 И, прп i t

ВО BTOPOii l(HK. IР Па (Г 0 ВЬ(ХО;((. фОР )i i i P ся сигнал «Считывание адреса ОЗУ».

11 0 OKOH I aHHH C× IT!>I B3 Il kIH ff:3 б. I(! Kы 3 1f iiформации обмена триггер 43 и тр ii !Pp 15 признака абонента устаняв1)iвяi<>тс>i в левое состояние. Управление I o (còr)I)

Приоритетное управление кана Iai(H обработки информации осуществляется при помощи сигналов приоритета, передаваемых I!0 шинам 21 — 24 приоритета. По шине 2! ((оступает запрещающий сигнал от r

i)i!,:Сlf

О(> 1(Е !3!>I OK()i 0 ) P() Ei !i H I; J)llOf) H1 PT<) !

3лок 3 !Ip(. . cTавля< Г со<я и oIIPp211IBHi к? !

i С !a! !IЗ!I! !<>И <3. (f! CC<) ll !(H... (И il (.(>(I с! I (! и:33 (I!(С Ы I!!! K,> I (PЛ(>И. (ЧпТ (,((3; . < I С 51 Т < )К (I t E j ) !3 <) f I, 1 H ) (1> (.С сi I l H H И и<()с(рчаци )нпыi р(гkf(тр(>В 47 и(пос(ьзхется рсьч рс! В3(ыii рс. Hс! „) 46.

l>,(Ок 3 J)il<)

13 исхо,((03(ocr(»t!firè r!;IH(!>Ор:ыционных р(П(Г f -1,< с(l(ô,!",)1<) IJ H 5(<>Те(тс Т!3 (СТ, 3 ll(р(,ЗЬ! If p» 3 f)Я,! f!(Н< р i!13 2(! f 0 p(. ГHCTp I 46 < CT»f l <) 3, < ! E3 (1 1 H l :: и < » c o c T > H !f if(> 13 l>i >! 0 (к я ?к,lo! (! I „р(иггс(>ы с (ви><>J!(!! i(рг-!<стр;i (10. K1K)(((l I K (! i!><) ВГ()! !0!1(i (»< B i PC II ) lощ(>М >

З Ы i! i, Ь К О -, ; С i) (! 1 В С Г С Т f 3 3 < Щ C T(И ((,: > ((> М 3 и П i! i"

;J(! <> p(f kf."(() (4 < (с Kf.,I <: <>i!i)» 3

ПО .I С C< (С i 0 51 H i (H р () 3 f? < I l 3 «Т С и:> ci f l k! C Ь (3 I! (. j> B I >! И и и (1><п) 31 <31(HO I! Н(>(и;!< t . i(Tp 4,;: fl if < Ь; и р;> Вля:О!Iц гi! с.lc)33 и f .Itôc>f)i!3 (((и . бл

С f Рх П П Ы КО (О вь(" i I! H(!; (>Ы 20 "< ",(. Г>("3 у. ((i! C (l I i>I -(, <, H > (.> 1- I ..>;-:: iHC!> У прои 3()од(: (ся си! нc).1< ".Запись я (»

f)PCk! 0 >,>» . I )i;IHB: 2 I" )(С .<>!.х (I!.i H lip( цс (с(» >, );> !, i>(3 ул(if< . 1>l oi! . k i <. с;РЯ!3.;5! О ЦС; 0 (,)О,;i и.)(!i>Pi;)öHH и,(;(:.:..(!)P j .F)(.н;; (((! H;! -,,>С»(с)1Т;)х (>,3 H >1 И, IИ, H J)(3 у,t i lf1 i) 1c(,i(f)

Кп:)(i !1(PÑÒÂ:I Я(1 C>l (. (Н ИГ ((lf! f H l(f>I IÇ )C BPР«!р

3(» j (2k.!p>!, I()B, .(10.(К, 1 (О Чаи ((! с! М Ы (l С, (((Х iOII!JtИ, ПфОРХ(с)ЦИОЦПЫ)! РЕI ИСГР ДЛЯ Зацпсп ОЧЕРЕДного к<>да. (Гл! И Т Ы В 1) и и Р if I f (f > о и хl с)! Т и И 0(> ir P IJ;i и 3 О 1 Ока 3 прои;ЗГ)О,(птcH Hc(I ;La из и(рВОГО инфop3S м ci!L!i()H! IOI" 0 f>C. PHCTpd 47 С IC1i ю!ц fi1lf ".Нрав, .НК)ll!Hi15l сигfit)лычи::<(.÷èòûâàklèc управляг(> l l l P! <, С. О Б с)»; << (.. × H Ò Û В а Н И С И Н <() О Р Х! 3 Ц И И >>;

<(.читывапис à. ;реса ячейки 03;i ». Счптывапие управля(ощсго слова и ипформации !

id пнформыцио((пую х!3(истра ib HpoHBBo (HT4p (.я ч(р(.3 у. ip irp!iò >О И, IN и у.)Р" (е>51 (>2 И. (.ч и Гьц32 ни Р ад(э c3 я -IF HKè 03 ) Г(роизВОдится через элемент 51 И. Одповреченно сиг(,(ыл «(.читывыпис ыдрсся ОЗУ» поступа(т па вход шифратора 48, на выходе которог<) фор,(ируется ко L операции непрограмчи45 ро()апногo ввo,12. Ко непрогpairчированной кочяпды вво la, co(таящий из кола операции и я Lpeca ячейки ОЗУ, по группе шин 15 пспрогряммироня иной команды поступает

В пр<п(сссор. После считывания инфорчапии

00i!Сllc) СИГНаЛаМИ СЧИТЫВаНИЯ ЧЕРЕЗ ЭЛЕЧЕНты 55 и 56 ИЛИ и элемент 60 задер?Кки в информационных регистрах 47 осуществляется сд()иг информации вправо на один реги(тр, т. е. в первый регистр переписывается ип<1)ор»с)ция из второго, во второй — из

>5 третьего и т. д. Одновременно производится сдвиг с (иницы в реверсивном регистре 46 на олин разряд в сторону младших разря,)ОВ, ПО LIOTc(BЛИВая таКИМ ОбраЗОМ, IH За((и(и Jf J 1(!)()p (t a likl kf Oc >3060, (и В!I(kf 1(51 f! fl!(! <;р ч <.ционный регистр -17. И вс ртировя >ный ня элементе;>8 НЕ сиг нал с выхо (ясT на,(и I!!с i!!J(j)0p Il(èи В 6)лохе,», кп > сиl на,1 << (a.1J ие lt H(f! (>j? < I I;. ВГ> >и < ю>цей шине 16 персдаетсЯ В блок 2,((>())3ЛенИЯ. В1>lх0,.1 !iOC IC !H(.I О р<>з>?Я,(» >! (><30. <

H>f(j)0pXta!JIt0JIH0l реГИСТГ)я 4< к >к Cill <1.?

«П!?изняк 5(г?» ПО >, пэяв, IHIOlfic fl!Ifll<. > по >1клlочя(>тсЯ к блОк>> 2 х!! !ра В.l j. I è.

)> с

P ace xtuTpH xf pa 60T(. устрг>йс Ha i! (>I I «,1;>О— временном Bhlx() 1(ia p(."кич 06>п>< я и(>се— соров,1вух каналов (наг!ри)!ср .,сп!«>! < и В!орого). На ф7)г. 7 приведена В(>(. Ici.!; а ГPdм ъгd Г>г)и О 1!!03 j)c)I(. НJ!О. Р , llpollpccop0t3 к flpltp,!5fktf(ax; >н(!><;и:. «; -!!! на фиг. 8 --- при Обрппц>ш f !!(рвгг ):!р<:1.;— сора к приемнггкч, а второй -; Тпт JJJIA liaф(?р. >! а пи и. В Ilcp BO >! I >1K.I(B 6,(окя х равления обоих ка!!ялов усгп!!я>)ли>, a:(! -":". 13 (.,1и нг! ч!(г?е> cocTOH HHc три Гг(>phl 42 >, j)

Сигналы с вых01а триггера 42 x llpal; I(Hj и первого канала через элеченты 28. 29 И (нп шине 21 приоритета разрсшяк)ншй потс:!.;1! ал) формируется управлявший сигнал <110,1ключение», который чсрез груп:!ы эли()!снт0!3

4 if 5 И IIO.aê IK)чает HpoIIPc(Op !le()BOPО K Jhяла к шинам 20 и !9 и г>роизводитс>! Нср(,„; ча информации в приечник. Одновре >!спг(0 сигнал с выхо (а триггера 42 пер!?Ого кяняля через элемент 39 ИЛИ осуl!IPcTBлЯСT блокировку сигнала «Подключение> г) Олоке

З(3 второго канала. Причеч в этом Kaaaëñ и )сл элемент 41 HF подается сигнал pa;)pc>»ci;! на элементы 31 — -33 И, на которых срорчир,— ются управляющие сигналы, обеспе fkfaaf0шие запись информации обмена второго процессора в блок 3. В первый инфор.! >!!ио;! з,. ный регистр 47 олока 3 второго канала производится запись уllðàâëÿK)øcãо слова. ВÎ второй регистр производится запись информации (при обрашении второго процессора к приемнику) и адреса ячейки ОЗУ (при обращении второго г(роцессора к дат<>ику о информации). После окончания оочепа первого процессора и записи инфор.;(анин обмена второго процессора в блок 3 триггер

42 блоков управления первого и второго каналов сбрасываются в нулевое состояние.

При этом с первых двух входов элемента

27 И блока управления второго канала снимаются сигналы блокировки, разрешая прохождение управляющего сигналя «Наличие информации» из блока 3 и форчирование управляющих сигналов считывания информации обмена блока 3. Сигналом «Считывание

УС» производится Выдача на информационную шину 19 управляющего слова. При обрашении второго процессора к приемнику сигналом «Считывание информации» производится счить(вание информации. Г!ри обращении второго процессора к датчику информации сигналом «Считывание à.(реса

ОЗУ» производится считывание адреса ячей! (i<>,>,;:<>)0(3, )!: Н(кс) )я н(ч!рОГр<1!и

>) K >! i) H 1:>., 1 (> (>! >«пЯ fl(!(< >, Jl <1(I (:(>

Г() > il f1c i i if i 1 !:) 13 Ill>011(ССОР О 1!10В ()с )! (и НО

< !!!.1!1)л <(э!. ",: - 1>!Ijb ".1 ((;> ()Л»> f!(>i I f><3 и <» ., : !. н < и >< 1(c i 0 j> : >: к !> р > и <) к il(> !

iPÑÑ0f> ! () li(! i 11!. I В, I И B;)(т fi POi P.< ilH(P(>j)XI<)ЦИИ OT,iа) ЧИКЯ В ЯЧЕИк> Ол(.,;!.1 >е, к<Г><>рои 3 к;!зян В коде н<. Нр0ГРЯ,IЧ ); ЯЯ! IH(!!t () Чl.

Гп к> i >< <),":; >!a»:< ) ., . стро;!< TB<>

I <. l!.>(I> : Ь <. ° „... », ф .Р 1,1„(,С.! !Р Ц(.С<0

<>В (<,! P!, i!i >>П a(>OHCHT<)VIf C СTP

В!>".,iС:IH i>ж!>.1)ии K ..:фликтн:х clll уа!!ПЙ (о;>новре H06!! .;;. > НЯ !сс>,олькпх процессоров к

:,.!fi IX!f0): <П>(СHI;<)I I И ЧВСЛИЧИт. ПР(?Пчск;(, Ю (П<>(i)< li< ><. ГЬ 3 <. . !)0 I!Ст(3 >! СЯ Xf 3>l »! э<(>(1)ектив! <>(6)ыст "<:дс>>c гви(. .Jf>Tkfap0!!P(., Ор поп я, l

<7><>п ч(! !() !<С>(>б?(>< Гe><(f длH сопряжения Hf)OIlpcc, ов с i!f. cп!Ничи аб(ч>сHT;!x! Н, содержащее М еоч >1 > т13 l>РОцссс01)ОВ, каж.lb!if из которь!х ci!,,(ржит О,!ок (правления, первая груп-! ш упрявля>оши; Bxo!OH и Выход г>ризнака

;>(. ilpoÃðÿ >(миг) B

ci>p;ikiHpHht соответственно с первой группой

) прав IHJOIIiff. Вь>хо (ОВ И BXO.)о)1 признака кочан;(ы соответствую пего процессора, группы f II@>01)xl;If(!to!I!JI>!х Bx0 (OB и Выx0. 10В коТО(>ОГО СОЕ,!Iik!PHhl C(>OT(3(ТСTВС JIHO <. JJIJ(POP)!яцио!3нь>)!и выходячи элементов 1! Первой

Гpx ппы, сос,iHH(>Hныx px ппОЙ Bx0 i<>13 с )lя гистралью ВВО iпой инфоj)x!".!1ft0«:Jt lx вхо;>ОВ элементов И BTOpuf! Гpx ппь(, !lo 1клlОчс нHhlx груH!10!i (3hlx010B к чягистрали вывода информации ня Внеп(ние абоненть>, управляющиее Входы эленеHTOB И первой и второй

ГРЧHII По.il(,IЮЧЕНЫ К BblXi>.1Ч ПОДК,1ЮЧЕНИЯ процессора б,н>кя управления, первые приоритетные вх<> 1 и Выход блока управления

I-го ком утягорп про;(ессоря соединены соответственно cî вторыми выходоч и входом приоритета блока управления i — 1-го коммутатора процессора, (I =- 1, М), от.шча> я Трх!, что, с целью повышения пропускной посооности устройства, в каждый коммутатор процессора введен блок буферной пачяти, cоединенный группами НHôîðмациoHHI>Ix Bxo,1oB и выходов соответственно с группой инфорчяппонHblx выходов процессора и магистралью выводя информации на внешние абоненты, грчппой 3 правляюших вхо.iOB — со второй группой управляющих выходов блока управления, группой a;IpPcных Вxo,1ОВ -- c ГPx п НОЙ а 1PPcHhlx Bblx010B процессора. Гр п пои выходог. непрограммировянной ко чпнды — с группой входов неп рогря»>ч lfp(,Ba H lf01! 1(0x! ян:1ы и роцс ссора, а первым и Вторым управляющими выхода750472

12 1 иг -1 ми — соответственно с первым и вторым входами синхронизации блока у правления.

2. Устройство по п. 1, отличающееся тем, что блок буферной памяти содержит реверсивный регистр сдвига, W информационных регистров, шифратор, четыре элемента И, пять элементов ИЛИ, элемент HE„ два элемента задержки, причем группа информационных входов блока соединена с группой информационных входов первого элемента И, группа выходов которого подключена к первой группе входов первого элемента ИЛИ, вторая группа входов которого соединена с группой выходов второго элемента И, соединенного группой входов с группой адресных входов блока, а группа выходов — с первой группой входов информационных регистров, выходы i-го (i = 2, W) информационного регистра соединены со второй группой входов i — 1-го информационного регистра, группа выходов первого информационного регистра соединена с группой входов третьего и четвертого элементов И, выход последнего разряда первого информационного регистра соединен с первым управляющим выходом блока, входы второго и третьего элементов ИЛИ, первые входы четвертого и пятого элементов ИЛИ, управляющие входы первого, второго и третьего элементов И и вход шифратора подключены к .соответствующим входам группы управляющих входов блока, выход второго элемента ИЛИ соединен со вторым входом четвертого элемента ИЛИ, выход которого через первый элемент задержки подключен к первому синхронизирующему входу регистра сдвига, выход третьего элемента ИЛИ соединен с управляющим входом четвертого элемента И и вторым входом пятого элемента ИЛИ, выход которого через второй элемент задержки соединен со вторым синхронизируюшим входом регистра сдвига и с синхронизирующими входами информационных регистров, выход каждого разряда регистра сдвига подключен к управляющему входу соответствующего информационного регистра, а выход первого разряда — через элемент НЕ со вторым управляющим выходом блока, группа выходов шифратора и

15 группа выходов третьего элемента И подключены к группе командных выходов блока, группа выходов четвертого элемента И соединена с группой информационных выходов блока. го

Источники информации, принятые во внимание при экспертизе

1. Дроздов E. А. и Пятибратов А. П.

Основы построения и функционирования вычислительных систем. М., «Энергия», 1973. и

2. Авторское свидетельство СССР

Мю 458829, кл. G 06 F 15/16, 1975.

3. Авторское свидетельство СССР

317064, кл. G 06 F 9/18, 1971 (прототип).! ои!

beau

Цщл икл тсякты 184 2 3456781 2545 б 7Ь про ИЕс,сорс - ° ° ° ° ° ° ° ° ° ° ° ° ° о2Л

Члр б лм йее слобо

Кодб (йинь! ) Ичс ормц ци иг. 4 такты

П оцеосорс °

6 7 8 < 2 8 4 -" 6 t 8 оаЬ (шиньон) Мпла Влияющее слобо

Инсрармоцц P„" 4H li: л ноьорма ии

Ы 646 6 дз,.ось (ИВЫ ()

КОО Я (шимы 1Q) рваны ас о е т р вмник

И вЂ” 3Q&4L, 750472

3 2 4 б 8 2 4 6 8 2 4 б 8 2 4 6 В 2 1 6 8

° ° ° ° ° ° ° r ° ю Е ° ° ° ° ° Э ° °

5

51П2 (И)

828 ((4()

8И2 (+ ) т1 (42) т(2 () одкьючение (d5

Инс . МаЕ истр

Sbi6o8u (19)

Зс пись BL2 (dW

Зс и и сь инср.2(4

Ьых,Э 27 52 (43)

Счить!8 Q(;<(44)

Т2g (gg)

74О2 (45)

Сц рты О. инср.2Ж) 31Л4 (1 1) (ЫП2 (1-!, В2Пз (44) Ьйп (ц) т, (д2) Т12 (42) Подкл юче ние 1Я) 1-1нср.магие !ттр

Ьы боба (19) 4!4СР.МагИСтр.

86ода (20) Редактор Т. Киселева

Заказ 4466 18

Адрес 039 (42) бсч исьМС2 (й-) ба11ИСЬадр 059(/4

Ьь!х. 327 т (4-д) С и 7 ь! Я, QCg (-Да) T2@ (4) Т4.z (М) С !4ить!КасР ОЬЦ(14) К ЗН (.Г) 8 2 4 б 8 2 4 б 8 2 4 б 8 2 4 6 S 2 4 6 8

° ° ° Ф ю ° 4 ° °

Сос1авн гслн 11. !1 !плио

Тскрсл К !!! фрин Кор!>ск ор М. Пароши

Тираж 75! 11одниснос

ЦНИИПИ Государственного комитета СССР по делам. изобретений и открытий

113035, Москва, Ж- 35, Раугиская наб., J,. 415

Филиал Illlf1 «Патент» г. Ужгород, у.к Гlроектная, 4