Аналого-цифровой преобразователь

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ о»758510 (б1) Дополнительное к авт. саид-ву (22) Заявлено 070678 (2)) 2624305/18-21 с присоединением заявки Нов (23) Приоритет

Опубликовано 2308.80. Бюллетень М 31

Н 03 К 13/02 государственный комитет

СССР по делам изобретений и открытий (53) УДК 681. 325 (088,8) Дата опубликования описания 230880 (72) Авторы изобретения

A..П. .Стахов, А..Д..Азаров и В.А. Лужецкий (73) Заявитель

Винницкий политехнический институт (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к вычислительной технике и может быть использовано для преобразования аналоговых величин в цифровые. 5

Извес тен аналого-цифровой преобразователь, содержащий блок сравнения, преобразователь код-напряжение, регистр, распределитель импульсов, генератор импульсов, эле- (и менты И, предназначенный для поразрядного кодирования входного напряжения (1) .

Однако такой преобразователь имеет сложный метрологический контроль и йизкую надежность °

Известен аналого-цифровой преобразователь, содержащий блок управления, регистр., цифро-аналоговый пре-, образователь, блок сравнения, причем 2О выход блока управления соединен со входом регистра, выход которого соединен со входом цифроаналогового преобразователя, выход цифро-аналогового преобразователя соединен со вторым входом блока сравнения, первый вход которого является входом анало= го-цифрового преобразователя, выход блока сравнения соединен со входом блока управления (2) . 30

Однако аналого-цифровой преобразователь имеет сложный метрологический контроль и не позволяет правильно кодировать преобразуемую аналоговую величину при расстройке или неисправности хотя бы одного из раз-рядов цифроаналогового преобразова. теля, Целью изобретения является упрощение метрологического контроля и повышение надежности, заключающееся в воэможности правильного кодирования входной аналоговой величины при расстройке или неисправности одного и более разрядов цифроаналогового пре образ ов а тел я .

Укаэанная цель достигается тем, что в аналого-цифровой преобраз ов атель, содержащий блок управления, первый регистр, цифроаналоговый преобразователь, блок сравнения введены блок выделения разности, пороговый элемент, второй регистр, блок развертки кода, блок приведения кода к минимальной форме и цифровой коммутатор, причем выход цифроаналогового преобразователя соединен со входом блока выделения разности, выход которого соединен с информацион

758510 ным нходогг порогового элемента, Выход порогового элемента соединен со вторым входом блока управления, упранляющие входы цифрового коммутатора, порогового элемента блока развертки кода, блока приведения кода к минимальной форме и вход второго регистра соединены с соответствующими выходами блока управления, выход блока развертки кода соединен с первым информационным входом цифрового коммутатора, выход которого соединен со входом цифроаналогового преобразователя, выход нторого регистра, соединен со вторым входом первого регистра, выход которого соединен с информационным входом блока разверт- S ки кода, нторым информационным входом цифрового коммутатора и информационным входом блока приведения к минимальной форме.

Структурная электрическая схема 0 устройства приведена на чертеже.

Устройство содержит входную шину

1, блок ? сравнения, цифроаналоговый преобразователь 3, блок 4 управления, регистр 5, блок б выделения разности, осуществляющий выделение и линейное преобразование величины расстройки разрядов цифроаналогового преобразователя 3, пороговый элемент ?, цифровой коммутатор 8, блок

9 развертки кода, регистр 10, блок

11 приведения кода к минимальной

Форме.

В первом такте блок 4 вырабатывает первую серию команд, записывая единицу н первый (старший) разряд регистра 5, и включает первый канал цифрового коммутатора 8,обеспечивая тем самым включение первого (старшего) разряда цифроаналогового преобразователя 3, Втбрая,серия команд 40 включает блок 9, второй канал цифрового коммутатора 8 и пороговый элемент 7, производя при этом развертку первого разряда цифроаналогового преобразователя 3, Блок б осуществляет линейное преобразование разности первого и суммы второго и (р+1)-го разрядов цифроаналогового преобразователя 3. В случае превышения этой разностью допустимого предела, проис- 0 ходит срабатывание порогового элемента 7 и запись единицы в первый разряд регистра 10 В конце первого такта происходит сброс в нулевое состояние регистра 5, порогового элемента

7 и выключение блока 9. На.втором такте блок 4 второй серией команд записывает единицу во второй разряд регистра 5 и включает лернйй канал цифрового коммутатора Ь, обеспечивая тем самым включение второго разряда 60 цифроаналогового преобразователя

3. Вторая серия команд включает блок

9, второй канал цифрового коммутатора 8 и пороговый элемент 7, производя при этом развертку второго разря- 65 да цифроаналогового преобразователя

3 Ä так же как и н первом такте блок

6 и пороговый элемент 7 вырабатывает соотв етствующий сигн ал, подаваемый н блок 4. В оставшихся (n-2) -тактах схема работает аналогичным образом, обеспечивая последовательное включение и развертку оставшихся (п-2}-разрядов цифроаналогового преобразователя 3 °

Запись номера позиции расстроенного или неисправного разряда регистр

10 происходит следующим образом, Если на i-м такте пороговый элемент 7 сработал первый раз, то и i-й разряд регистра записывается единица, а в остальных разрядах остаются нули.

Коли пороговый элемент 7 срабатывает и на (i+1) -м такте, то в (i+1)-й разряд регистра 10 записывается единица, а в i-й разряд записывается ноль. Запись единиц н последующие раз-. ряды и нулей в предыдущие разряды происходит до тех пор, пока не перестанет срабатывать пороговый элемент 7 .

В режиме аналого-цифрового преобразования устройство осуществляет поразрядное преобразование входной аналоговой величины и работает известным образом. Отличие состоит н том, что расстроенные или неисправные разряды, номера которых записаны н регистре

10, на соответствующем такте не включаются, Блок 9, блок 6, пороговый элемент 7 при работе преоб раз он ателя в этом режиме не участвуют. Поскольку золотой р-код при р 1 является избыточным, то несмотря на наличие не более р расстроенных или неисправных разрядов, код входной аналоговой величины получится правильным, только форма его записи будет неминимальной, поэтому на последнем такте преобразования блок 4 включает блок 11, в результате чего на выходе блока 11 полученный код будет н минимальной форме. Приведение к минимальной форме представления золотого р-кода осуществляется путем последовательного проведения операций свертки и развертки, Введение новых блоков и связей обеспечивает упрощение метрологического контроля и выполнение его автоматически, а также повышение надежности, заключающееся в правильном кодировании вхоцной аналоговой величины при расстройке или неисправности не более р-разрядов цифро-аналогового преобразователя (где р-г1араметр используемого кода). Это позволяет также увеличить процент выпуска годной продукции при серийном изготовлении аналого-цифровых преобразователей в виде больших интегральных схем эа счет включения в объем готовлй продукции преобразователей, име758510

Формула изобретения

Составитель А, Tèòoâ

Редактор H,Катаманина Техред Н. Граб

Коррек тор Н, Г ригорук

Заказ 5653/50 Тираж 995 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, E-35, Раушская наб., д. 4/5

Филиал ППП Патент, г.ужгород, ул,Проектная, 4 ющих не более р-расстроенных или неисправных разрядов.

Аналого-цифровой преобразователь, содержащий блок сравнения, выход которого соединен с первым входом блока управления, первый выход которого соединен с первым входом первого регистра, выход цифро-аналогового преобразователя соединен с входом блока сравнения, о т л и ч а ю щ и йс я тем, что, с целью упрощения метрологического контроля и повышения надежности введены блок выделения разности, пороговый элемент, второй рэгис тр, блок раз вертк и кода, блок приведения кода к минимальной форме, цифровой .коммутатор, причем выход цифро-аналогового преобразователя соединен ro входом блока выделения разности, выход которого соединен с информационным входом порогового эле; мента, выход- порогового элемента соединен со вторым входом блока управ — 25 ленин, управляющие входы цифрового коммутатора, порогового элемента, блока развертки кода, блока приведения кода к минимальной форме и вход второго регистра соединены с соответствующими выходами блока управления, выход блока развертки кода соединен с первым информационным входом цифрового коммутатора, выход которого соединен со входом цифроаналогового преобразователя, выхоД второго регистра соединен со вторым входом первого регистра, выход которого соединен с информационным входом блока развертки кода, вторым информационным входом цифрового коммутатора и информационным входом блока приведения кода к минимальной форме.

Ис точн ик и информации, принятые во внимание при экспертизе

1. Гитис Э.И. Преобразователи информации для электронных цифровых вычислительных устройств . М., Энергия, 1975, стр, 298, рис. 7-7а.

2, Темников Ф. Е. Теоретические основы информационной техники. М., Энергия, 1971, стр. 116 (прототип) .