Преобразователь кодов

 

Союз Советских

Социалистических

Республик.

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ («)763885 (61) Дополнительное к авт. свид-ву (22) Заявлено 05. 12.75 (21) 2198115/18-24 (51)м. кл.з

G 06 F 5/02 с присоединением заявки М

I 0ñóäàðñòâåííûé комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 150980, Бюллетень МФ 34 (5З) УДК 681. 325. .66 (088.8) Дата опубликования описания 20. 09. 80 (72) Авторы изобретения

Ю. З. Воробьев, Т. К. Воробьева и С. В. Рыбин (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ

Изобретение относится к области вычислительной техники и может быть использовано в устройствах ввода-вывода и преобразования информации.

Известен преобразователь кодов из двоичной системы в двоично-десятичную 11, содержащий в каждой тетраде четырехразрядный триггерный регистр сдвига и корректирующий блок, состоящий иэ тринадцати комбинационных логических элементов. Это устройство реализует алгоритм преобразования, заключающийся в сдвиге входного кода на один разряд по каждому такту преобразования и коррекции полученного в результате сдвига двоично-десятичного кода.

Известный преобразователь требует для своей реализации большое количчество оборудования и не обеспечивает воэможности преобразования последовательного кода Грея в двоично-десятичный код "8, 4, 2, 1".

Цель изобретения заключается в уменьшении количества оборудования и обеспечении воэможности преобразования последовательного кода Грея в двоично-десятичный код.

Дель достигается тем, что в каждой тетраде шина установки режима преобразования соединена с вторым входом первого триггера и С первым входом первого двухвходового элемента И-НЕ, выход. которого подключен к

5 четвертому входу первого триггера.

Прямой вход тетрады связан с пятым входом, а инверсивный вход — с третьим входом первого триггера. Шина синхронизации подсоединена к синхро10 низирующим входам первого, второго, третьего и четвертого триггеров, а шина логической единицы — к вторым входам второго, третьего и четвертого триггеров. Прямой выход первого триг 5 гера соединен с его первым входом, с пятым входом второго триггера и с вторым входом первого двухвходового элемента И-НЕ, а инверсивный выход первого триггера - с третьим входом

30 второго триггера и с первыми входами первого и второго трехвходовых элементов И-НЕ и четвертого двухвходового элемента И-НЕ. Прямой выход второго триггера подключен к пятому вмоцу третьего триггера и к второму входу второго трехвходового элемента И-НЕ, а инверсивный выход второго триггера — к третьему входу третьего триггера и

30 к второму входу первого трех763885

15

40 входового элемента И-НЕ.Прямой выход третьего триггера связан с пятым вхо" дом четвертого:триггера и с третьими

L входами первого и второго трехвходовых элементов И-НЕ, а инверсивный выход третьего триггера — с третьим входом четвертого триггера и с первым входом второго двухвходового зле лента И-НЕ. Прямой и инверсивный выходы четвертого триггера, являющиеся прямым и инверсивным выходами тетрады, подсоединены соответственно к вторым входам четвертого и второго двухвходовых элементов И-НЕ. Выходы первого трехвходового элемента И-НЕ и второго двухвходового элемента И-НЕ подсоединены к входам третьего двухвходового элемента И-НЕ, выход которого связан непосредственно с четвертым входом и через первый элемент НЕ с первым входом второго триггера. Выходы второго трехвходового элемента И-НЕ и четвертого двухвходового элемента И-НЕ подключены к входам пятого двухвходового элемента

И-НЕ, выход которого .подсоединен непосредственно к первому входу и через второй элемент НЕ к четвертому входу третьего триггера. Выход третьего трехвходового элемента

И-НЕ, подсоединенного входами к выходам первого трехвходового элемента И-НЕ и второго и четвертого двухвходовых элементов И-НЕ, связан непосредственно с четвертым входом и через третий элемент НЕ с первым входом четвертого триггера. Выходы третьего двухвходового элемента И-НЕ и первого элемента НЕ являются также инверсивным и прямым выходами переноса данной тетрады.

Каждый разрядный триггер, на основе которых выполнен регистр сцвига, построен из пяти элементов И-НЕ и элемента И-ИЛИ-НЕ. Первый вход триггера соединен с первым входом первого элемента И, входящего в состав элемента И-ИЛИ-НЕ, второй вход триггера соединен с вторым входом, а третий вход — с третьим входом этого же эЛемента. Четвертый вход триггера подключен к первому входу второго элемента И, входящего в состав элемента И-ИЛИ-НЕ, пятый вход триггера подключен к второму, а логическая единица — к третьему входу этого же элемента. Выход элемента И-ИЛИ-НЕ подсоединен к первому "входу первого элемента И-НЕ И к вто аму входу пятого элемента И-НЕ.

Синхронизирующий вход триггера связан с вторым входом первого элемента И-НЕ и с первым входом третьего элемента И-НЕ, выход которого соединен с третьим входом первого эле. мента И-НЕ, вторым входом четвертого элемента И-НЕ и первым входом

55 бО б5 пятого элемента И-HE. Выход пятого элемента И-НЕ подключен к второму входу третьего элемента И-НЕ, Выход первого элемента И-НЕ связан с четвертыми входами первого и второго элементов И, входящих в состав элемента И-ИЛИ-НЕ, и с вторым входом второго элемента И-НЕ, выход которого, являющийся инверсивным выходом триггера, подсоединен к первому входу четвертого элемента И-НЕ.

Выход четвертого элемента И-НЕ является прямым выходом триггера и соединен с третьим входом второго элемента И-НЕ. Первый вход второго элемента И-HE и третий вход четвертого элемента И-НЕ являются соответственно входами установки триггера в нуль и установки триггера в единицу.

На фиг. 1 представлена функциональная схема одной тетрады преобразователя кодов; на фиг. 2 — функциональная схема триггера, используемого в преобразователе.

Тетрада преобразователя кодов содержит четырехразрядный .регистр сдвига 1 и корректирующий блок 2. Регистр сдвига включает в себя первый 3, BTQ рой.4, третий 5 и четвертый 6 разрядные триггеры, каждый из которых имеет первый 7, второй 8, третий 9, четвертый 10, пятый 11 входы и вход

12 синхронизации. Корректирующий блок состоит из трехвходовых элементов И-НЕ 13-15, двухвходовых элементов И-HE 16-20 и элементов HE 21-23.

Входы 24 и 25 являются прямым и инверсивным входами тетрады, шина 26 шиной установки режима преобразования, а шина 27 — шиной логической единицы. Выходы 28 и 29 представляют собой прямой и инверсивный выходы тетрады, а выходы 30 и 31 — выходы переноса.

Разрядный триггер (фиг. 2) содержит элемент И-ИЛИ-НЕ 32, в который входят элементы И 33 и 34, трехвходовые логические элементы И-HE 35-37 и двухвходовые элементы И-НЕ 38 и 39.

Входы 40 и 41 являются входами установки триггера в ноль и в единицу соответственно.

При подаче, например, на входы 7

10 триггера сигналов, соответствующих прямому и инвертированному значению одной логической переменной на входы 9 и 11 сигналов, соответствующих инвертированному и прямому значению другой логической переменной, и при наличии на входе 8.сигнала логической единицы триггер по синхроимпульсу, поступающему на вход 12, устанавливается в состояние, соответствующее сумме по модулю два значений обеих логических переменных.

При наличии на вхоДе 8 сигнала, соответствующего логическому нулю, 763885 а на входах.10 и 11 сигналов, соответствующих логической единице, что означает равенство единице первой и равенство нулю второй логических переменных, триггер выполняет функцию элемента задержки входной пере- 5 менной на один такт.

Устройство работает следующим образом.

Обратная связь с прямого выхода триггера 3 непосредственно на его вход 7 и через управляемый по второму входу сигналом установки режима преобразования Р, элемент И-НЕ

16 на вход 10 этого триггера.обеспечивает при значении РК, соответствующем логической единице, сло- . жение по модулю два значения, соответствующего состоянию триггера в момент времени t, co значением входного сигнала х на входе И

К триггера в тот же момент времени

Таким образом, при наличии сигнала, соответствующего логической единице, на шине 26 и, следовательно, на входе элемента И-НЕ 16, а также на входе 8 .триггера 3 тетрада преобразователя осуществляет сдвиг и коррекцию двоично-десятичного кода тетрады по тактовым синхроимпульсам, а триггер 3 одновременно с этим выполняет операцию сложения по модулю 30 два значений входных сигналов ХК и сигналов Q> на выходе триггера 3.

Так как переносы х„+, следующую тетраду представляют собой позиционный двоичный код, то такой алго- 35 ритм работы триггера 3 необходим только в младшей тетраде при преобразовании последовательного кода

Грея в двоично-десятичный код. Следовательно, при таком преобразовании 40 на шину 26 младшей тетрады преобразователя должен быть подан сигнал, соответствующий логической единице, а на эти.же шины всех последующих тетрад преобразователя должен быть 45 подан сигнал, соответствующий логическому нулю, т.е. Я = 1, а РК = О, где к = 2, 3, 4,. ° . При преобразовании в двоично-десятичный код позиционного двоичного кода необходиъ

50 мо, чтобы Ф„ = О для всех к = 1, 2, 3, 4, Пусть подлежащая преобразованию в двоично-десятичный код "8, 4, 2, 1" комбинация кода Грея следующая:

10110111, что соответствует двоичнопозиционному коду 11011010. Десятичным эквивалентом этого кОда является число 218, двоично-десятичное представление которого 0010, 0001, 60

1000 ° Исходное сотояние преобразователя следующее:

Q< = О; О.;„=1» Р„=1;

Х=X--О, 65 где О; — состояние триггера 1.,j

L =- 3, 4, 5, 6 — позиция триггера в тетраде согласно обозначениям на фиг.1, 1, 2, 3,... — номер тетрады преобразователя.

Таким образом, на входы 7 триггеров З.j воздействуют сигналы, соответствующие логическому нулю, на вход В триггера 3.1 воздействует сигнал, соответствующий логической единице, а на входы 8 триггеров 3 всех последующих тетрад воздействуют сигналы,-соответствующие логическому нулю. На вход 9 триггера

3.1 воздействует сигнал, соответствующий логическому нулю, а на входы 9 триггеров 3 всех последующих тетрад воздействуют сигналы, сооТветствующие логической единице. Аналогично можно установить, что на входах 10 триггеров З.j присутствуют сигналы единицы, на входе 11 триггера 3.1 — сигнал единицы, на входах 11 триггеров 3 остальных тетрад — сигналы нуля, на входах 7 и 11 триггеров 4.j,5.j, б.j — сигналы нуля, а на входах 8, 9, 10 этих триггеров — сигналы единицы. При таком начальном состоянии преобразователя и в случае продвижения преобразуемого кода старшими разрядами вперед при поступлении первого тактового синхроимпульса младшая тетрада переходит в состояние 0001, а состояния остальных тетрад не изменяются.

Так как после этого

ОЪ|1 =; Q4 1 051 0 » — О,» З Q

О ° =и (j = 2, 3, 4...);

Р,=1» = Р. =...= О;

Х1 — — Х = 1(ь =...= О, то на входах 7, 8 и 9 триггера 3.1 присутствует сигнал единицы, на входах 10 и 11 триггера 3.1 — сигнал нуля, на вход 9 триггера 4.1 воздействует сигнал логического нуля, на.вход 11 этого триггера — сигнал логической единицы, на входах 7-11

I остальных триггеров значения сигналов не изменяются. Следовательно, после второго синхроимпульса младшая тетрада преобразователя установлена в состояние 0011, а состояния тетрад не изменяются.

Происходящее в результате изменения состояний разрядных триггеров изменение сигналов на их входах приводит к тому, что после третьего синхроимпульса тетрады преобразователя устанавливаются в состояние 0000, 0000,0110, после четвертого—

0000, 0001, 0011, после пятого—

0000, 0010, 0111,. после шестого0000, 0101, 0100, после седьмого—

0001, 0000, 1001, и, наконец, после восьмого синхроимпульса в регистре

763885 сдвига хранится код 0010, 0001, 1000, Что является двоично-десятичным представлением числа 218.

При преобразовании позиционного двоичного кода в двоично-десятичный код устройство работает аналогично, однако при этом необходимо исключить операцию сложения по модулю два значения кода, хранящегося в младшем разрядном триггере младшей тетрады преобразователя, с очередным значением разряда кода на входе преобразователя. Для этого на шине

26 установки режима преобразования должен быть установлен сигнал, соответствующий логическому нулю.

Преобразователь кода, выполненный согласно изобретению требует для своей реализации четыре разрядных триггера и одиннадцать логических элементов на каждую тетраду, т.е. на два логических элемента меньше, чем известное устройство, и позволяет производить преобразование в двоично-десятичный код не только позиционного кода, но и кода Грея.

При преобразовании кода Грея происходит повышение быстродействия устройства за счет совмещения преобразования кода Грея в позиционный двоичный код с преобразованием последнего в двоично-десятичный код.

Формула изобретения

1. Преобразователь кодов, содержащий в каждой тетраде четырехразрядный триггерный регистр сдвига и корректирующий блок, выполненный на комбинационных логических элементах, отличающийся тем, что, с целью уменьшения количества оборудования и обеспечения возможности преобразования последовательного кода

Грея в двоично-десятичный код, шина установки режима преобразования со.единена с вторым входом первого триггера и с первым входом первого двухвходового элемента И-НЕ, выход которого подключен к четвертому входу первого триггера, прямой вход тетрады связан с пятым входом, а инверсивный вход — с третьим входом nepsoio триггера, шина синхронизации подсоединена к синхронизирующим входам первого, второго, третьего и четвертого триггеров, а шина логической единицы — к вторым входам второго, третьего и четвертого триггеров, прямой выход первого триггера соединен с его первым входом, с пятым входом второго триггера и с вторым входом первого двухвходового элемента И-НЕ, а инверсивный выход первого триггера — с третьим входом второго триггера и с первыми входами первого и второго трехвходовых элементов И-НЕ и четвертого двухвходового элемента И-НЕ, прямой выход второго триггера подключен к пятому входу третьего триггера и к второму входу второго трехвходового элемента Й-НЕ, а инверсивный выход второго триггера †. к третьему входу третьего триггера и к второму входу первого трехвходового элемен-. та И-НЕ, прямой выход третьего триггера связан с пятым входом четвертого триггера и с третьими входами первого и второго трехвходовых эле-. ментов И-НЕ, а инверсивный выход третьего триггера — с третьим входом четвертого триггера и с первым входом второго двухвходового элемента И-НЕ, прямой и инверсивный выходы четвертого триггера, являющиеся прямым и инверсивным выходами тетрады, подсоединены соответственно к вторым входам четвертого и второго

gQ двухвходовых элементов .И-НЕ, выходы первого трехвходового элемента

И-НЕ и второго двухвходового элемента И-НЕ подсоединены к входам третьего двухвходового элемента И-НЕ, выход которого связан непосредственно с четвертым входом и через первый элемент HE с первым входом второго триггера, выходы второго трехвходового элемента И-НЕ и четвертого двухвходового элемента И-НЕ подключены к входам пятого двухвходового элемента И-НЕ, выход которого подсоединен непосредственно к первому входу и через второй элемент НЕ к . четвертому входу третьего триггера, выход третьего трехвходового элемента И-НЕ, подсоединенного входами к выходам .первого трехвходового эпемента И-НЕ и второго и четвертого двухвходовых элементов И-НЕ, связан

40 непосредственно с четвертым входом и через третий элемент НЕ с первым входом четвертого триггера, а выходы третьего двухвходового элемента

И-НЕ и первого элемента НЕ являются также инверсивным и прямым выходами переноса данной тетрады.

2. Преобразователь кодов по п. 1, отличающийся тем, что разрядный триггер построен из пяти

50 элементов И-НЕ и элемента И-ИЛИ-НЕ, причем первый вход триггера соединен с первым входом первого элемента И, входящего в состав элемента

И-ИЛИ-НЕ,.второй вход, триггера соединен с вторым входом, а третий вход — с третьим входом этого же элемента, четвертый вход триггера подключен к первому входу второго элемента И, входящего в состав элемента И-ИЛИ-НЕ, пятый вход триггера подключен к второму, а вход логической единицы — к третьему входу этого же элемента, выход элемента

И-ИЛИ-НЕ подсоединен к первому входу первого элемента И-HE и к второму входу пятого элемента И-НЕ, син763885

10 хронизирующнй вход триггера связан с вторым входом первого элемента

И-НЕ и с первым входом третьего элемента И-НЕ, выход которого соединен с третьим входом первого элеиента И-НЕ, вторым входом четвертого элемента И-НЕ и первым входом пятого элемента И-НЕ, выход которого подключен к второму входу третьего элемента И-НЕ, выход первого элемента И-НЕ связан с четвертыми входами первого и второго элементов И, входящих в состав элемента И-ИЛИ-НЕ, и с вторым входом второго элемента

И-НЕ, выход которого, являкщийся инверсивным выходом триггера, подсоединен к первому входу четверто-, го элемента И-НЕ, выход которого является прямым выходом триггера и соединен с третьим входом второго элемента И-НЕ, первый вход второго элемента И-НЕ и третий вход четвертого элемента И-НЕ являются соответственно входами установки триггера в нуль и установки триггера в единицу.

Источники информации, принятые во внимание при экспертизе

1. Колпаков И. Ф., Никитюк Н. М., Урманова Л. A. Преобразователь кодов .из двоичной системы в двоичнодесятичную в стандарте "КМЖК","Приборы и.техника эксперимента", 15 Р б, 1973, с. 70.

763885

Составитель Н. Васильев

ТехредЖ.Кастелевич . Корректор О. Билак

Редактор Ф. Юрчикова

Филиал IIIIII "Патент, г. Ужгород, ул. Проектная, 4

Заказ 6284 42 Тираж 75 Подписное

ВНИИПИ Государственного комитета СССР ло делам изобретений и открытий

113035, Москва, Ж-35, Раушская иаб., д. 4/5