Реверсивный регистр сдвига

Авторы патента:

G11C19 - Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры (счетные цепи H03K 23/00)

;а

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ Союз Советских

Социалистических

Республик

< 780047

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 05 ° 01 ° 79 (21) 2707114/18-24 (51)М. Кл.

G 11 С 19/00 с присоединением заявки ¹â€”

Государственный комитет

СССР по делам изобретений и открытий (23) ПриоритетвЂ”

Опубликовано 151180. Бюллетень ¹ 42 (5З) УДК681.327.6 (088. 8) Дата опубликования описания 18.11.80 (72) Авторы иЪобретения

Г.С.Брайловский, Л.М.Лиогонькая, И.М.Лазер и Ю..С.Крылов (71) Заявитель I с с. с (54) РЕВЕРСИВНЫЙ РЕГИСТР СДВИГА

Изобретение относится к области цифровой вычислительной техники и дискретной автоматики.

Известен однонаправленный регистр сдвига, построенный на потенциальных 5 логических элементах И-НЕ (ИЛИ-НЕ) (11;.

Этот регистр отличается высоким быстродействием и минимальным количеством элементов.

Наиболее близким техническим реШением к данному изобретению Являет R реверсивный регистр сдвига с тремя м ежразрядными связями, построенный на логических элементах И-НЕ (ИЛИ-НЕ), каждый разряд которого со- 15 держит RS-триггер памяти и два коммутационных RS-триггера (2J, Недостатками известного реверсивного регистра сдвига являются большое количество связей вЂ” 30, и боль- 20 шой коэффициент разветвления синхровхода вЂ” 4 на каждый разряд.

Целью изобретения является упрощение устройства и уменьшение потребляемой мощности. 25

Поставленная цель достигается тем, что в реверсивный регистр сдвига, содержащий шины управления и синхронипии,являющиеся входами устройства, Ъ и в каждом разряде RS òðèããåð и два коммутационных RS-триггера, причем шина синхронизации соединена c

S-входами коммутационных RS-триггеров всех разрядов, выходы коммутационных

RS-триггеров каждого разряда соедине. ны с S-вх9дами соответствующих коммутационных RS-триггеров последующих разрядов, введены два дополнительных коммутационных RS-триггера, первые выходы которых подключены к

R- u S-входам RS-триггера, первый управляющий вход подключен к R- u

S-входам коммутационных RS-триггеров каждого четного разряда, второй управляющий вход подключен к R- u

S-входам дополнительных комму.ационных RS-триггеров каждого четного разряда, S-входы которых подключены к шине синхронизации, вторые выходы дополнительных коммутационных RS-триггеров каждого четного разряда подключены к S-входам соответствующих коммутационных

RS-триггеров предыдущего разряда, выходы коммутационных RS-триггеров каждого нечетного разряда подлючени к S-входам соответствующих дополнительных коммутационных RS-триггеров предыдущего разр, да.

780047

На чертеже представлена схема реверсивного регистра сдвига, выполненная согласно изобретению.

Реверсивный регистр сдвига содержит три разряда: 2К-1, 2К, 2К+1, ((2К-1)-ый разряд построен на логических элементах 1-6, 2К-ый разряд построен на >алогических элементах

7-16, (2IC-1) - ый разряд вЂ” на логических элементах 17-22„,, Каждый разряд содержит RS-триггер, построенный на логических элементах 1 и 2, 7 и 8, 18 и 17 и два основных коммутационных й5-триггера, построенных на логических элементах 3-6, 9-12, 19-22. 2К-ый разряд содержит два дополнительных коммутационных

k5-триггера, построенных на логических элементах 13-16. Вход элемента

14 соединен с входом элемента 7.

Выход элемента 15 соединен с входом элемента 8. Первый управляющий вход

23 соединен с входами элементов 9, 10,11 и 12. Второй управляющий вход

24 соединен с входами элементов 13, 14,15 и 16. Вход 25 синхронизации соединен с входами элементов 5,6,10, 11,14,15,20 и 21. Выход элемента 13 и выход элемента 15 соединены с входа« ми элемента 5. Выход элемента 16 соединен с входом элемента 4. Выход элемента 19 и выход элемента 21 соединены с входами элемента 15. Выход элемента 22 соединен с входом эле-. . мента 14.

Для сдвига информации "вправо" на первый управляющий вход 23 подается сигнал логической единицы, а на второй управляющий вход 24 - сигнал логического нуля. При этом на выходах элементов 13-16 поддерживаются сигналы логической единицы, которые не влияют на работу триггера 2К-го разряда коммутационных триггеров (2К-1)вЂ” го разряда. В этом режиме информация от предыдущих разрядов воспринимается элементами 4 и 5, 10 и 11, 20 и 21.

Для сдвига информации "влево" на первый управляющий вход 23 подается сигнал логического нуля, а на второй управляющий вход 24 вЂ . сигнал логической единицы. При этом на выходах элементов 9-12 поддержива отся сигналы логической единицы, которые не влияют на работу триггера

2К-разряда и коммутационных триггеров (2К-1) -ro разряда. В этом режиме информация от предыдущи> разрядов воспринимается элементами 4 и 5, 14 и

15,20 и 21.

В предлагаемом реверсивном регистре сдвига среднее количество межразрядных связеи на один разряд составляет 27. Разветвление сннхровхода в среднем на один разряд равно 3, а в прбтотипе вЂ” 4. Предлагаемый регистр не уступает прототипу в быстродействии.

Таким образом, количество соединений в реверсивном регистре сдвига уменьшено на 10%, а требуемая мощность генератора синхроимпульсов на

25Ъ.

Формула изобретения

Реверсивный регистр сдвига, содержащий шины управления и синхронизации, являющиеся входами устройства, и в каждом разряде RS-триггер и два коммутационных RS-триггера, причем шина синхронизации соединена с

S-входами коммутационных RS-триггеров всех разрядов, выходы коммутационных RS-триггеров каждого разряда соединены с S-входами соответствующих коммутационных RS-триг . геров последующих разрядов, о т л ич а ю шийся тем, что, с целью упрощения регистра и уменьшения; потребления мощности, в каждый чет30 ный разряд введены два дополнительных коммутационных RS-триггера, первые выходы которых подключены к

R- u S-входам RS-триггера, первый управляющий вход подключен к R- u

35 S-входам коммутационных RS-триггеров каждого четного разряда, второй управляющий вход подключен к R- u

S-входам дополнительных коммутационных RS-триггеров каждого четного. разряда, S-входы которых подключены к шине синхронизации, вторые выходы дополнительных коммутационных R S-триггеров каждого четного разряда подключены к S-входам соответствующих коммутаци. онных RS-триггеров предыдущего разряда выходы коммутационных RS-триггеров каждого нечетного разряда подключены к - S-входам соответствующих дополнительных коммутационных

RS-триггеров предыдущего разряда

Источники информации, . принятые во внимание при экспертизе

1.Авторское свидетельство СССР

Р 468305, кл. G 11 С 19/00, 1970.

2.Авторское свидетельство СССР

Р 474853, кл, G 11 С 19/00, 1971.

Похожие патенты:

Регистр сдвига // 780046

Реверсивный буферный регистр сдвига // 780045

Буферное запоминающее устройство // 780036

Реверсивный сдвигающий регистр // 771727

Запоминающее устройство // 771726

Регистр // 771725

Регистр сдвига // 771724

Ячейка памяти для регистра сдвига // 769631

Реверсивный регистр сдвига // 769630

Регистр памяти // 2106698

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех

Регистр сдвига // 2110099

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления, работающих в условиях воздействия помех

Сдвиговый регистр // 2116678

Изобретение относится к сдвиговым регистрам, включающим в себя множество каскадированных ступеней, каждая из которых имеет входной вывод и выходной вывод

Регистр сдвига // 2143140

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Регистр сдвига // 2186428

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств и устройств диагностирования

Устройство обращения циклического сдвига и обращенного перемежения данных // 2189629

Изобретение относится к устройству обращения циклического сдвига и/или обращенного перемежения данных

Элемент памяти с механизмом управления энергией // 2214009

Изобретение относится к программируемому материалу памяти и к ячейке памяти, содержащей указанный материал памяти, в частности к тонкопленочной ячейке памяти

Регистр сдвига // 2219597

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных автоматических управляющих устройств, а также в устройствах диагностирования

Регистр сдвига // 2247433

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Реверсивный регистр сдвига власова // 2309536

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики