Микропроцессор для управления памятью микрокоманд
1. МИКРОПРОЦЕССОР ДЛЯ УПРАВЛЕНИЯ ПАМЯТЬЮ МИКРОКОМАНД, содержащий регистр микрокоманд, информационньй вход и выход которого соедиены соответственно с входом .микрокоманд микропроцессора и первым входом блока формирования адреса, второй вход которого является синхровходом микропроцессора и соединен с тактовыми входами регистра микрокоманд и регистра адреса микрокоманд , адресный вход которого соединен с выходом блока формирования адреса, третий вход которого является информационным входом микропроцессора , выход регистра адреса микрокоманд является выходом адреса микрокоманд микропроцессора и соединен с четвертым входом блока формирования адреса, отличающийс я тем, что, с целью расширения функциональных возможностей за счет обеспечения автоматической генерации адресов микропрограмм при включении или сбоях по питанию, в него введен блок контроля питания, причем первый вход блока контроля пита1шя соединен с синхровходом микропроцессора , второй вход блока контроля питания соединен с выходом регистра адреса микрокоманд, третий и четвертый входы блока контроля питания являются соответственно первым и вторым входом питания микропроцессора,первьй и второй выходы блока контроля питания соединены соответственно с первым и вторым контрольными входами регистра адреса микрокоманд. 2. Микропроцессор по п.1, отличающийся тем, что блок контi роля питания содержит два RS -триггера , Л -триггер,дешифраторы нуля и (Л единицы, элементы И, ИЛИ, НЕ причем С единичные входы первого и второго КЗ-триггеров соединены соответственно с третьим и четвертым входами блока, а нулевые входы - с выходом элемента И, первый вход которого со соединен с синхровходом D -триггера &0 и через первый элемент НЕ с первым входом блока, второй вход элемента И соединен с выходом D-триггера, ел информационный вход которого соедисо нен с выходом элемента ИЛИ и с третьим входом элемента И, первый и второй входы элемента ИЛИ соединены соответственнр с выходами дешифратора нуля и дешифратора единицы, выходы которых соединены с вторым входом блока выход первого RS-триггера через второй элемент НЕ соединен с первым выходом блока, выход второго К5-триггера через третий элемент НЕ соединен со вторым выходом блока. в П т Е
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН
„.,ви„„.ущдд
ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ABTOPCHOMV СВИДЕТЕЛЬСТВ / ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ И306РЕТЕНИЙ И ОТКРЫТИЙ, (21) 2837047/18-24 (22) 30.07.79 (46) 23.01.86. Бюл. Р 3 (72) Ю.Я.Сосновский, Б.M.Êðàñíèöêèé, С.Т.Хвощ, Н.Г.Кузьменко,В.В ° Горовой, А.И.Белоус,Ю.И.Савотин и В.С.Шкроб (53) 681.325 (088.8) (56) Микропроцессорный комплект БИС ТТЛ с диодами Шотки Серии К589. Справочные данные. И., 1977. Микропроцессор для управления памятью микрокоманд, техническое описание, 1979. (54) (57) 1. МИКРОПРОЦЕССОР ДЛЯ УПРАВЛЕНИЯ ПАМЯТЬЮ МИКРОКОИАНД, содержащий регистр микрокоманд, информационный вход и выход которо" ro соедиены соответственно с входом . микрокоманд микропроцессора и первым входом блока формирования адреса, второй вход которого является синхровходом микропроцессора и соединен с тактовыми входами регистра микрокоманд и регистра адреса микрокоманд, адресный вход которого соединен с выходом блока формирования адреса, третий вход которого является информационным входом микропроцессора, выход регистра адреса микрокоманд является выходом адреса микрокоманд микропроцессора и соединен с четвертым входом блока формирования адреса, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных воэможностей за счет обеспечения автоматической генерации адресов микропрограмм при включении или сбоях по питанию, в него введен блок контроля питания, гричем первый вход блока контроля питания соединен с синхровходом.микропроцессора, второй вход блока контроля питания соединен с выходом регистра адреса микрокоманд, третий и четвертый входы блока контроля питания являются соответственно первым и вторым входом питания микропроцессора,первый и второй выходы блока контроля питания соединены соответственно с первым и вторым контрольными входами регистра адреса микрокоманд. 2. Микропроцессор по п.1, о т л ич а ю шийся тем, что блок контроля питания содержит два RG -триггера, 3 -триггер,дешифраторы нуля и единицы, элементы И, ИЛИ, НЕ причем единичные входы первого и второго Кб-триггеров соединены соответственно с третьим и четвертым входами блока, а нулевые входы — с выходом элемента И, первый вход которого соединен с синхровходом B --триггера и через первый элемент НЕ с первым . входом блока, второй вход элемента И соединен с выходом 3 -триггера, информационный вход которого соединен с выходом элемента ИЛИ и с третьим входом элемента И, первый и второй входы элемента ИЛИ соединены соответственнр с выходами дешифратора нуля и дешифратора единицы, выходы которых соединены с вторым входом блока, выход первого R6-триггера через второй элемент НЕ соединен с первым выходом блока, выход второго RS-триггера через третий элемент НЕ соединен со вторым выходом блока. 793153 Изобретение относится к области цифровой вычислительной техники, а именно к проектированию цифровых вычислительных машин на основе больших интегральных схем (БИС) микропроцессоров. Известны микропроцессорные наборные БИС, отличительной чертой которых является наличие микропрограммного устройства управления, предназначенные для конструирования цифровых вычислительных машин. Недостатками аналогов являются: невозможность образования начального адреса подготовительной программы, подготавливающей микро-ЭВИ к работе: невозможность отслеживания сбоев IIo ппта|нпо и принятию необходимых мер при их появлении. Наиболее близким по технической сущности к изобретению является микропроцессор для управления памятью микрокоманд, содержащий регистр микрокоманд (PMK) схему образования адреса (СОА), регистр адреса микрокоманд (PAMK), шину адреса (ША), шипу входа (Ш „), шину микрокоманд (ШМК) и шину синхронизации (mC). Иедостатком микропроцессора является невозможность выработки начального адреса подготовительной программы, потому, что при включении питания регистр адреса микрокоманд может установиться в любое состояние и на шине адреса появится произвольный адрес, кроме того микропроцессор для управления памятью микропрограмм пе способен формировать признаки, отмечающие моменты кратковременного исчезновения питания. При использовании прототипа в составе микро-3ВМ для реализации указанных функций требуется использование дополнительного оборудования, что увеличивает аппаратурные затраты и снижает ее надежность. Цель изобретения — расширение функциональных возможностей микропроцессора за счет выработки начального адреса при включении питания, и выработки адреса микропрограммы при кратковременном сбое питания. Цель достигается тем, что в микро процессор для управления памятью микрокоманд, содержащий регистр микрокоманд, информационный вход и выход которого соединены соответственно с входом микрокоманд микропроцессора и первым входом блока формирования адреса, второй вход которого является синхровходом микро. процессора и соединен с тактовыми 5 входами регистра микрокоманд и регистра адреса микрокоманд, адресный вход которого соединен с выходом блока формирования адреса, третий вход которого является информационным 10 входом микропроцессора, выход регистра адреса микрокоманд является выходом адреса микрокоманд микропроцессора и соединен с четвертым входом блока формирования адреса, 15 введен блок контроля питания, причем первый вход блока контроля питания соединен с синхровходом микропроцессора„ второй вход блока контроля питания соединен с выходом ре20 гистра адреса микрокоманд, третий и четвертый входы блока контроля питания являются соответственно первым и вторым входом питания микропроцессора, первый и второй выходы блока 25 контроля питания соединены соответственно с первым и вторым контрольными входами регистра адреса микрокоманд. Кроме того, блок контроля питания содержит два 05 -триггера, З -триггер, дешифраторы нуля и единицы, элементы И, ИЛИ, НЕ, причем единичные входы первого и второго Р -триггеров соединены соответственно с третьим и четвертым входами блока, а нулевые входы — с выходом элемента И, первый вход которого соединен с синхровходом -триггера и через первый эле40 мент НЕ с первым входом блока, второй вход элемента И соединен с выходом Э-триггера, информационный вход которого соединен с выходом элемента ИЛИ и с третьим входом элемента И, первый и второй входы элемента ИЛИ 45 соединены соответственно с. выходами дешифратора нуля и дешифратора единицы, входы которых соединены со вторым входом блока, выход первого RG-триггера через второй элемент HE соединен с первым выходом блока, вы.ход второго RG -триггера через третий элемент НЕ соединен со вторым выходом блока. 55; На чертеже приведена блок-схема микропроцессора. Микропроцессор для управления памятью микрокоманд содержит регистр 793153 1 микрокоманд, блок 2 формирования адреса, регистр 3 адреса микрокоианд блок 4 контроля питания, вход 5 синхронизации устройства, вход 6 микрокоманд устройства, информационный вход 7 устройства, выход 8 адреса микрокоманд устройства. Блок 4 контроля питания содержит элементы НЕ 9-11, два R5 -триггера 12 и 13 B-триггер 14, дешифратор 15 нуля, дешифрато > 16 единицы, элемент ИЛИ 17, элемент И 18, элемент ИЛИ 19. Питание всех элементов, входящих в блок 4 контроля питания, осуществляется по логической функции ИЛИ от входов питания Е< и Е через элемент ИЛИ 19. Общие входы всех элементов, входящих в блок 4 контроля питания, подключены к земляной шине. Микропроцессор для управления памятью микрокоманд работает следующим образом. 1. Нормальный режим. В каждом микротакте в регистр микрокоманд подается новая микроконструкция т блок 2 формирования адреса генерирует адрес микрокоманд на основе кода на информационном входе 7 микрокоманды в регистре микрокоманд 1 и содержимого регистра 3 адреса микрокоманд. Образованный адрес переписывается в регистр 3 адреса микрокоманд и затем выдается по выходу 8 адреса микрокоманд из микропроцессора. Работа всего микропроцессора синхронизируется двумя синхросигналами (СИ1 и СИ2) по входу синхронизации 5. 2. Включение питания ° Между одним иэ входов питания и земляной шиной устанавливается конденсатор С,. При включении питания напряжение на одной шине будет задержано по отношению к напряжению на другой шине. Через цепь R8-триггер 12, элемент НЕ 19, регистр 3 адреса микрокоманд будет принудительно установлен во все единицы. На выходе 8 адреса микрокоманд формируется код 111... П . Через дешифратор 16 единиц сигнал на сброс Rs -триггера 12 пройдет через 3-триггер 14, элемент И 18 и будет задержан на один такт. Следова. тельно, при полностью нормальном питании на выходе адреса микрокоманд 8 код 11 ... I будет присутствовать не менее двух микротактов, что достаточно для входа в подпрограмму на- чального сброса при включении питания. 3. Режим сбоя питания. IIph кратковременном сбое питания на внешнем конденсаторе по одной из шин будет поддержано напряжение логической единицы на время: БН. БИС I 10 Если перерыв по питанию больше Б ,то блок контроля питания воспримет ,его как начальное включение. Внутреннее сопротивление БИС микропроцессора (R „, ) есть величина постоянН БНС) ная и лежит в пределах единиц Ом. Следовательно, подбирая С можно устанавливать порогвремени, которое воспринимается как время сбоя питания.. Далее схема работает аналогично режиму включения с той разницей, что сигнал проходит через другой R5 -триггер и вызывает установку в ноль регистра 3 адреса MHKpoKohtGIIp, Код на выходе 8 вырабатывается в ниде Оо...о. Перестановка конденсатора С, на другую шину питания автоматически меняет адреса микропрограмм сбоев и включения птания, следовательно, разработчик имеет возможность программировать зти адреса. Особенностью блока 4 контроля питания является то, что все входящие в его состав элементы должны работать в случае наличия питающего . 35 напряжения хотя бы на одной из двух шин питания микропроцессора. Поэтому для реализации блока 4 контроля пи- . тания необходимо использовать элементы, эапитанные по функции логи40 ческого ИЛИ от шин питающего напряжения. При реализации микропроцессора на основе И Л технологии блок конт-. роля питания построен на основе эле45 ментов НЕ с двумя инжекторами. Это эквивалентно питанию ее по логическому ИЛИ от шин питающего напряжения. Таким образом, достоинствами микропроцессора для упранления памятью 50 микрокоманд являются: автоматическая генерация адресов лшкропрограмм при включении или сбоях по питанию; отсутствие необходимости в дополнительном оборудовании и внешних вы55 водах для контроля -питания микро-ЭВМ; программируемость адресов микропрограмм обработки сбоев и включения ,питания. 793153 Составитель Г.Пономарева Редактор Л.Письман Техред,A.À÷ Корректор E- Рошко Подписное филиал ППП "Патент", г.ужгород, ул.Проектная,4 Заказ 57/7 Тираж 673 . ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5
