Устройство для решения системалгебраических уравнений

 

ОПИСЛНИЕ

ИЗОБРЕТЕНИЯ

К ASTOPCNOM3f СВИДИтИЛьСтв

Сееоз Советскнх

Соцнаюктнческнх

Республнк (ii>813445 (61) Дополнительное к авт. сеид-ву (22) Заявлено 05.1278 (2Ô) 2690993/18-24 с присоединением заявки ¹â€” (23) Приоритет (53)M. Кл

Государствеммый комитет

СССР мо делам изобретеиий и открытий

G 06 F 15/324

Опубликовано 150381 Бюллетень № 10 (53) УДК 681 14 (088. 8) Дата опубликования описания 150331 (5 4 ) УСТРОЙСТВО ДЛЯ РЕШЕНИ Я СИСТЕМ

АЛГЕБРАИЧЕСКИХ УРАВНЕНИЙ

Изобретение относится к цифровой вычислительной технике и может быть использовано при решении систем алгебраических .уравнений.

Известно устройство, состоящее из блоков вероятностного кодирования, выходы которых подключены ко входам блока схем совпадения, соединенного с выходным блоком через блок реверсивных счетчиков (1).

Недостаток этого устройства— большие затраты времени, необходимые для достижения высокой точности результата перемножения, связанные с длительностью процесса вероятност. ного кодирования.

Наиболее близким IIG технической сув1ности и достигаемому результату к предлагаемому является устройство, содержащее блок управления, подключенный выходом к управляющим входам буферного регистра, сумматора, первого и дорого блока памяти, первого и вто- 25 рого регистра, соединенного входом с выходом второго блока памяти, а выходом -, с первыми входами блоков умножения, .подключенными вторыми входами к выходу первого регистра, соединенного входом с выходом первого блока памяти> а выходами - ко входам буферного регистра, подключенного выходом к первому входу сумматора, соединенного вторым входом и выходом с выходом н входом накопителя(2) Недостаток такого устройства— оно предназначено для умножения матрицы на вектор и имеет ограниченность класса решаемых задач, обусловленную отсутствием блоков и связей, необходимых для реализации технически близкой матричному произведению задачи — решению системы алгебраических уравнений

AU= Е, где A — матрица коэффициентов,размером пхп, f — известная функция, ите >ационным методом Якоби:

U""+ =U" + Т (aU"-f) =TU"+y (1) где к - номер итерации, с - итерационный параметр,.

Т=Е+ТА - матрица перехода (Е единичная матрица).

Цель изобретения — расширение класса, решаемых задач. поставленная цель достигается .тем, что в устройство, содержащее блок управления, 813445 выход которого подключен к управляющим входам буферного регистра, сумматора, первого и второго блоков памяти, первого и второго регистров, выход которого соединен с первыми входами блоков умножения, вторые входы блоков умножения соединены с выходом первого регистра, а выходы подключены ко входу буферного регистра, выход которого соединен с первым входом сумматора, выход и второй вход которого соединены соот ветственно с первым входом и выходом накопителя, введен коммутатор,первый вход которого соецинен с.выходом накопителя, второй вход и выход коммутатора подключены соответственно к выходу и входу второго регистра, а управляющий вход .коммутатора соединен с выходом блока управления, выход второго блока памяти соединен со вторым входом накопителя.

Наличие в устройстве коммутатора позволяет осуществить многократное умножение матрицы на вектор с использованием результата одного умножения в качестве множителя для другого умножения, что необходимо для решения системы алгебраических уравнений согласно формуле (1).

На чертеже представлена блок-схема устройства.

Устройство содержит блок 1 управления, блок 2 памяти, регистр 3, К блоков 41 -4к умножения, буферный регистр 5, сумматор б, блок 7 памяти, накопитель. 8, коммутатор 9, регистр

10.

Блок 1 управления синхронизирует и управляет работой всех блоков исключая накопитель 8 и блоки 4 1 -4 к умножения.

Блок 2 памяти служит для хранения матрицы коэффициентов Т, причем информация записывается в порядке следования строк.

Регистр 3 содержит число разрядов, необходимое для размещения К слов (к п) из блока 2 памяти и соответственно предназначен для хранения элементов матрицы Т.

Блок 7 памяти имеет емкость 2п слов и служит для хранения и компонентов вектора нулевой итерации решения U и п компонентов вектора правой части 0 Регистр 10 представляет собой регистр сдвига с числом разрядов,соответствующим k словам и предназначен для хранения на каждой А-той итерации работы устройства компонент вектора решения U, полученного на ,предыдущей итерации.

Блоки умножения 4.,-4„ служат для параллельного перемножения чисел, содержащихся в регистре 3 на соответствующие им первые К чисел, содержащиеся в регистре 10.

16

1$

2$

3$

4$

$0

$$

Буферный регистр 5 предназначендля хранения результатов перемножения и передачи их в сумматор б.

Сумматор 6 служит для суммирования полученных произведений.

Накопитель 8 имеет емкость и слов и предназначен для хранения компонент вектора правой части М и слов последующего накопления компонент вектора решения U ", получаемого на бс-той итерации.

Коммутатор 9 служит для подключения по сигналу с блока 1 управления выхода накопителя 8 ко входу регистра 10 или замыкания выхода регистра 10 на его вход.

Устройство работает следующим образом, По сигналу с блока 1 управления открывается коммутатор 9 и компоненты вектора нулевой итерации решения

U о через накопитель 8 и коммутатор

9 поступают из блока 7 памяти в регистр 10, после чего си гналом с блока 1 управления коммутатор 9 закрывае."ся, и компоненты вектора правой части Р заносятся из блока 7 памяти в накопитель 8. Одновременно по сигналу блока l управления из блока

2 памяти выбираются первые чисел, принадлежащие первой строке матрицы коэффициентов Т и заносятся в регистр 3. После чего они на К блоках умножения параллельно умножаются на первые 6 чисел регистра 10, являющиеся элементами вектора U . Результаты перемножения поступают в буферный регистр 5, а оттуда — на сумматор б, где происходит суммирование полученных произведений между собой и с поступающей из накопителя 8 первой компонентной вектора правой части ф, которая затирается в накопителе 8 полученной суммой, являющейся частью первой компоненты вектора решения. Затем по сигналу блока 1 управления из блока 2 памяти в регистр 3 заносятся вторые а чисел, принадлежащие первой или второй строке матрицы коэффициентов Т. Одновременно сигнал блока 1 управления поступает на регистр 10, а также открывает вход коммутатора 9, через который осуществляется циклический сдвиг регистра 10 на т. слов.

Затем соответств„ющие к компоненты вектора U из регистра 10 поступают иа блоки 41-4 умножения и умножаются на числа, поступающие из регистра 3 с последующей передачей получаемых произведений в буферный регистр 5. При этом, если числа, содержащиеся в регистре 3, принадлежат первой строке матрицы Т, то на сувееаторе б по управляющему сигналу суммируются. все произведения, хранимые в буферном регистре 5, с полученной ранее частью первой компонентой вектора решения U, если они

813445

Формула изобретения принадлежат второй строке, то информация буферного регистра суммируется со второй компонентой вектора правой части Р, если — первой и второй строке, то указанные две процедуры суммирования выполняются раздельно для части произведений; множимые которых принадлежат первой, а затем второй строке. Таким образом, в накопитель 8 из сумматора 6 записывается часть первой или часть второй компоненты вектора решения

U . Аналогичным образом в накопите-. ф ле 8 формируются все компоненты искомого на первой итерации вектора

U . После чего по сигналу блока 1 управления открывается вход коммутатора 9 и компоненты вектора U> записываются через коммутатор 9 в регистр 10 из накопителя 8, в который одновременно заносится вектор правой .части 9 из блока 7 памяти, Работа устройства на 2-ой, C-той итерации происходит аналогично. При этом определяются компоненты векторов решения U, ..., V

Реализацию устройства для решения системы алгебраических уравнений можно осуществить на основе микросхем серии К 502.

Введение в устройство коммутатора, подключенного к накопителю, второму регистру и блоку управления, позволяет существенно расширить функциональные возможности за счет решения класса задач — систем алгебраических уравнений.

Устройство для решения систем алгебраических уравнений, содержащее блок управления, выход которого подключен к управляющим входам буферного регистра, сумматора, первого и второго блоков. памяти, первого и второго регистров, выход которого соединен с первыми входами блоков умножения, вторые входы блоков умножения соединены с выходом первого регистра, а выходы - подключены ко входу буферного регистра, выход которого соер(инен с первым входом сумматора, выход и второй вход которого

35 соединены соответственно с первым входом и выходом накопителя, о т л ич а ю щ е е с я тем, что, с целью расширения класса решаемых задач, в устройство введен коммутатор, перрО вый вход которого соединен с выходом накопителя, второй вход и выход коммутатора подключены соответственно к выходу и входу второго регистра, а управляющий вход коммутатора соединен с выходом блока управления, выход второго блока памяти соединен со вторым входом накопителя. !

Источники информации, принятые.во внимание при экспертизе

1. Авторское свидетельство СССР

9 450168, кл. G 06 F 7/39, 1974.

2. Заявка Японии 9 52-22218, кл. G 06 F 7/38, 1978 (прототип) .

ВНИИПИ Заказ 775/63

Тираж 745 Подписное

Филиал ППП "Патент", r.Óæãîðoä,óë.Проектная,4