Устройство для задержки импульсов

 

(1822331

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЖИТЕЛЬСТВУ

Своз Соаетскик

Социалистическик

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 1604.79 (21) 2751635/18-21 с присоединением заявки М (23) Приоритет

Опубликовано 15.0481. Бюллетень No 14

Дата опубликования описания 15.0481 (я) м. кл.

Н 03 К 5/13

Государственный комитет

СССР но делам изобретений и открытий (53) УДК 621. 374.. 5 (088. 8) (72) Автор изобретения

A.Ã. Орехов (71) Заявитель (54 ) УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ИМПУЛЬСОВ

Изобретениеотносится к вычислительной технике и автоматике и может быть использовано в устройствах с широким диапазоном регулировки вре5 мени задержки.

Известно устройство для задержки импульсов, содержащее генератор тактовых импульсов, элемент совпадения, рабочий и управляющий счетчики, управляющий ключ., триггер 11.

Недостатками этого устройства являются низкая точность задержки вследствие формирования выходного импульса схемой сравнения, взаимозависимость диапазона электронной регу- 15 лировки времени задержки и точности задержки и узкие функциональные воз-. можности, обусловленные тем, что данная цифровая линия задержки не имеет промежуточных отводов. 20

Известно также устройство для задержки импульсов, содержащее генератор тактовых импульсов, элемент совпадения, рабочий и управляющий счетчики, управляемый ключ, триггер, эле- мент объединения, многовходовой элемент совпадения, и-входовые элементы совпадения P2J .

Недостатками данного устройства являются взаимозависимость диапазо ЗО на электронной регулировки времени задержки и точности задержки импульсов. Такое устройство обеспечивает формирование импульса, задержанного относительно входного на величину

Ттнт и где и - количество информационных разрядов в слое, хранящемся в управляющем счетчике;

Т вЂ” период тактовых импульсов генератора тактовых импульсов, при этом точность задержки определяется величиной Т . Как видно из вышеприведенного со™отношения, при неизменном для обеспечения необходимого диапазона электронной регулировки времени задержки необходимо увеличить период тактовых импульсов, а для обеспечения точной величины задержки — уменьшить период тактовых импульсов ° Таким образом, данное устройство обеспечивает высокую точность задержки при узком диапазоне электронной регулировки времени за,держки или обеспечивает широкий диапазон электронной регулировки времени задержки при низкой точности величины задержки. Кроме того, для данного устройства характерны

822331 низкая помехоустойчивость, обусловленная тем, что поступление на его вход любого сигнала во время формирования задержанного выходного сигнала приводит к выдаче ложного сигнала, т.е. сигнала, имеющего задерж-. ку отличную от заданной, а также узкие функциональные возможности, обусловленные тем, что данное устройство за один такт работы не обеспечивает формирование сетки задержанных друг относительно друга импульсов.

Цель изобретения — расширение диапазона электронной регулировки времени задержки .при сохранении точности задержки, повышение помехоустойчивости и расширение функциональных возможностей.

Для достижения укаэанной цели в устройство для задержки импульсов, содержащее генератор тактовых импульсов, элемент объединения, и двухвходовых логических элементов И, управляющий регистр, инверсные выходы разрядов которого соединены со входами одноименных двухвходовых логических элементов И, рабочий счетчик, многовходовой элемент совпадения, входы которого соединены с выходами разрядов рабочего счетчика, а выход соединен со входом элемента объединения и с первой выходной шиной, введены делитель частоты, логический элемент m И-ИЛИ, элемент запрета, Р входных логических элементов ИЛИ, счетчик масштабов, дешифратор, (m-1) инверторов, формирователь импульсов считывания кода задержки, m выходных логических элементов И, первые входы которых соединены с вы-. ходом многовходового элемента совпадения, а их вторые входы соединены с одноименными выходами дешифратора, при этом их выходы соединены с выходными шинами устройства, причем выход генератора тактовых импульсов соединенен со входом делителя, выходы которого от первого до (m- 1)-го соединены со входами одноименных инверторов и с первыми входами групп от первого до (m-1) логического элемента m И-ИЛИ, à m-ый выход соединен с первым входом m-ой группы логического элемента m И-ИЛИ, при этом вторые входы групп от первого до (m-1) логического элемента m И-ИЛИ соединены с одноименными выходами .дешифратора и одноименными входами формирователя импульсов считывания кода задержки, второй вход m-ой группы логического элемента m И-ИЛИ соединен с m-ым выходом дешифратора, выход логического элемента m И-ИЛИ присоединен к счетному входу рабочего счетчика и к стробирующему входу многовходового элемента совпадения, первый вход элемента запрета соединен со входной шиной, а ее второй вход присоединен к нулевому выходу цешифратора, при этом выход элемента запрета соединен со вторым входом элемента объединения и со вторыми входами первых Р двухвходовых логических элементов И, выходы которых присоединены к первым входам m-входовых логических элементов ИЛИ, вторые входы двухвходовых логических элементов И от (р+1) до 2р соединены с первым выходом формирователя импульса считывания кода задержки, вторые входы двухвходовых логических элементов от (i р+1) до (i+1) P сое динены с i ûì выходом формирователя импульса считывания кода задержки, 1 вторые входы двухвходовых логических элементов И от (и-р) до n соединены с (m-1) выходом формирователя импульсов считывания кода задержки, выходы двухвходовых логических элементов И от (р+1) до 2 р соединены

20 со вторыми входами m-входовых логических элементов ИЛИ, выходы двухвходовых логических элементов И от (i р+1) до (i+1)р соединены с (i+1) входами логических элементов ИЛИ выходы двухвходовых элементов И от (n-p) до и соединены с m входами

m-входовых логических элементов ИЛИ, причем выходы m-входовых логических элементов ИЛИ присоединены с поразрядным входам рабочего счетчика, выход элемента объединения соединен со счетным входом счетчика масштабов, выход которого присоединен ко входу дешифратора, при этом первый выход дешифратора соединен со вторым входом выходного логического элемента

И, выход первого инвертора присоединен к m входу формирователя импульсов считывания кода задержки, выход инвертора присоединен к (m-1+i)

40 входу формирователя импульсов считывания кода задержки, ... выход (m-1) инвертора присоединен к 2 (m-1) входу формирователя импульсов считывания кода задержки, вход "Уст.О"

45 формирователя импульсов считывания кода задержки соединен с выходом многовходового элемента совпадения.

При этом формирователь импульсов считывания кода задержки содержит (m-1) трехвходовых логических элементов И, элемент объединения и триггер, причем первые входы логических элементов И соединены с одноименными входами формирователя импульсов считывания кода задержки, а его входы от $(m-1)+1) до,2(m-1) присоединены соответственно ко вторым входам логических .элементов И, третьи входы логических элементов И объединены и соединены с инверсным

60 выходом триггера, вход R которого соединен со входом "уст.О" формирователя импульсов считывания кода задержки, выходы логических элементов .И соединены со входами логичес65 кого элемента ИЛИ и выходами формр822331 рователя импульсов считывания кода задержки, выход логического элемента ИЛИ соединен со счетным входом триггера.

Кроме того,в устройство введены (m-1) выходных логических элементов

И, первые входы которых соединены с выходом многовходового элемента совпадения, а их вторые входы соединены с одноименными выходами дешифратора, при этом их выходы соединены с выход ными шинами устройства.

На чертеже представлена схема устройства. устройство содержит генератор 1 тактовых импульсов, делитель 2 часто ты, логический элемент m И-ИЛИ 3, элемент 4 запрета, управляющий ре-. гистр 5, и двухвходовых элементов

И 6, при этом в каждой группе 6-1, 6-2, ... б-m содержится р элементов, причем p m = n, m-входовые логические элементы ИЛИ 7-1,7-2, 7-р, рабочий счетчик 8, многовходовой элемент 9 совпадения, элемент

10 объединения, счетчик 11 масштабов, дешифратор 12, инверторы 13-1, 13-2, ... 13-р, формирователь 14 ймпульсов считывания кода задержки, который содержит логические элементы И 15-1, 15-2, ... 15-(m-1), логический элемент ИЛИ 16 и триггер

17 выходные логические элементы

И 18-1, 18-2, ... 18-m, входную шину 19, выходные шины 20 и 21-1,21-2, ° .. 21-m. Генератор 1 тактовых импул сов соединен со входом делителя 2, выходы которого от первого до (m- 1)-ro соединены со входами одноименных инверторов 13-1, ... 13†(m-1) и с первыми входами групп от первой до (m-1)-ой логического элемента m И-ИЛИ 3, à m-ый выход делителя 2 соединен с первым входом

m-ой группы логического элемента

m И-ИЛИ 3, при этом вторые входы групп от первой до (m-1)-ой логического элемента m H-ИЛИ 3 соединены с одноименными выходами дешифратора

12, с одноименными входами формирователя 14 импульсов считывания кода задержки и со вторыми входами одноименных выходных логических элементов И 18-1, 18-2, ... 18-(m-1), второй вход m-ой группы логического элемента m И-ИЛИ 3 соединен с m-ым выходом дешифратора 12 и со вторым входом выходного логического элемента И (18-m), выход логического элемента а И-ИЛИ 3 присоединен к счетному входу рабочего счетчика 8; первый вход элемента 4 запрета соеди- нен со входной шиной 19, а ее второй вход присоединен к нулевому выходу дешифратора 12, при этом выход элемента 4 запрета соединен со вторым входом элемента 10 объединения и со вторыми. входами первых Р двухвходовых логических элементов И 6-1, инверсные выходы разрядов управляющего регистра 5 соединены с первыми входами одноименных двухвходовых логических элементов И 6-1, 6-2, б-m, вторые входы двухвходовых логических элементов И от (p+1) до

2р (6-2) соединены с первыми выходами формирователя 14 импульсов считывания кода задержки, вторые входы двухвходовых логических элементов от (i p+l) до (i+1)р (6-i+1) соединены с i ûì выходом формировате30 ля 14 импульса считывания кода задержки, вторые входы двухвходовых логических элементов И от (и-р) до (б-,m) соединены с (m-1) выходом формирователя 14 импульса считывания кода задержки,, при этом выходы первых Р двухвходовых . логических элементов И (6-1) подключены к первым входам m-входовых логических эле20 ментов ИЛИ 7-1, выходы двухвходовых логических элементов И от (i р+1) до (i+1)р (6-i) подключены к (i+i) входам m-входовых логических элементов ИЛИ (7-i), выходы двухвходоZS вых логических элементов И от (и-р) до и(6-m) соединены с в входами

m-входовых логических элементов ИЛИ

7-р, причем выходы m-входовых элементов H3IH 7-1. 7-2, ... 7-р присоединены по подразрядным входам Рабочего счетчика 8, выходы разрядов которого соединены со входами многовходового элемента 9 совпадения, при этом выход многовходового элемента

9 совпадения соединен с первым вхо-. дом элемента 10 объединения, со входом "уст.0" формирователя 14 импульсов считывания кода задержки, с первыми входами логических элементов И 18-1, 18-2, ... 18-m, с первой

40 выходной шиной 20, выход элемента

10 объединения соединен со счетным входом счетчика 11 масштабов, выход которого присоединен .ко входу дешифратора 12,:при этом выход первого ин45. вертора (13-1) присоединен к а входу формирователя 14 импульсов считывания кода задержки, выход i инвертора (13- ) присоединен к (m-1+i) входу формирователя 14 импульсов счи50 тывания кода задержки, ... выход (m- 1) инвертора (13-(m-. l)) присоединен к 2(m-l) .входу формирователя 14 импульсов считывания кода задержки, выходы выходных логических элементов И 18-1, 18-2, ° .. 18-m соединены

55 с в д и í со второй до (m+1)-ой, при этом в формирователе

14 импульсов считывания кода задержки первые входы логических элементов И (15-1) ..., (15-(m-l)g соедиф0 невы с его одноименными входами, вторые входы логических элементов И (15-1), ... 15-(m- 1) соединены соответственно со входами формировате- . ля 14 импульсов считывания кода задержки от )5m-l)+iÄ до 2(m-1), а их

822331 третьи входы объединены и соединены с инверсным выходом триггера 17, вход "Уст.О" формирователя 14 им. пульсов считывания кода задержки соединен со входом К триггера 17, при этом выводы логических элемен-. тов И (15-1),, 15-(m-1)J соединены со входами логического элемента

ИЛИ и выходами формирователя 14 им- . пульсов считывания кода задержки, причем выход логического элемента

ИЛИ 16 соединен со счетным входом триггера 17.

Устройство для задержки импульсов обеспечивает формирование импульса, задержанного относительно входного на время Т которое определяется из т следующего соотношения:

Tg = Т - 2 (К + К(в-1)+...1) (1) где Т вЂ” период следования сигнаТ,Н лов генератора тактовых импульсов, P = — ";

n — количество информационных разрядов в слове, записанном в управляющем регистРе 1

m — количество групп, на которые "разбито" и-разрядное сообщение. т,„т(4)

7 ("1 Т

ТН ТН

Тщ, (Тп, q)"- — периоды следования сйгналов на m,, (m-1) выходах делителя. Устройство также обеспечивает формирование сетки импульсов, задержанных относительно входного на различные времена, т .е . предлагаемое устройство можно применять в качестве цифровой линии задержки с отводами, при этом максимальное количество отводов равно m. Максимальная задержка импульса равна величине Т3, определяемого соотношением (1), задержка импульсов на промежуточных отводах равна

Т = Т. „° 2 (К„ + К„. <+...+1)(2)

Кроме того, обеспечивается формирование серии задержанных импуль сов, причем задержка серии, а также задержка. любого импульса серии, определяется из соотношения. (2).

Устройство работает следующим образом.

В управляющий регистр 5 любым из известных способов до начала работы устройства записывают некоторое и-разрядное число, определяющее требуемую величину задержки. При появлении на входной шине 19 задерживаемого импульса он проходит через элемент 4 запрета и переписывает в дополнительном коде информацию с первых Р разрядов управляющего регис ра 5 через двухвходовые логические элементы И 6-1 и m-входовые логические элементы ИЛИ 7-1, 7-2 ° .. 7-р .в рабочий счетчик 8. Одновременно сигнал с выхода элемента 4 запрета через элемент 10 объединения поступает на счетчик 11 масштабов, который переключается по заднему фронту сигнала, при этом на m выходе дешифратора 12 появляется единичный сиг,нал, разрешающий работу устройства на первом масштабе, а на его нулевом выходе — нулевой сигнал, запрещающий прохождение через элемент

4 запрета какого-либо сигнала со входной шины до окончания такта работы. На первом масштабе сигналы тактового генератора 1, поделенные на К,п, c m выхода делителя 2 проходят через логический элемент m И-ИЛИ

3 и поступают на счетный вход рабочего счетчика 8 и стробирующий вход многовходового элемента 9 совпадения.

Так как рабочий счетчик 8 имеет общий коэффициент пересчета 2 Р, где

20 р — число разрядов счетчика, то для его переполнения необходимо 2 " импульсов.

При поступлении на счетный вход рабочего счетчика 8(2 -1) импульсов

Р

25 в нем поступает полное заполнение и на всех его прямых выходных разрядах устанавливаются единичные состояния, которые поступают на многовходовой элемент 9 совпадения. В момент поступления 2Р импульса на счетный вход рабочего счетчика 8 и на многовходовой элемент.9 совпадения на выходе последнего формируется сигнал, который поступает на вход "уст.О" формирователя 14 импульсов считывания кода задержки, на выходную шину 20 в качестве первого импульса серии задержанных импульсов, на вход элемента 10 объединения и на первые входы выходных логических элементов H 18-1, 40 18 -2 ... 18-rn, при этом импульс появится только на выходе выходного логического элемента И 18-m, который открыт при работе устройства на первом масштабе.

После прекращения действий 2 Р импульса рабочий счетчик 8 переполняется и обнуляется, кроме того, по заднему фронту 2" импульса, прошедшего через элемент 10 объединения, происходит переключение счетчика 11 масштабов, при этом на (m- 1) выходе дешифратора 12 появляется единичный сигнал, разрешающий работу устройства на втором масштабе, в частности с (m-1) .выхода делителя 2 сигналы тактового генератора 1 поделенные на К,,через инвертор (13-(m-1)1 поступают на 2(m- 1) вход логического элемента (15-(m-1)) формирователя

60 14 импульсов .считывания кода задерт- жки. Так как на других входах логического элемента 1 15-(m-1)1присутствуют единичные сигналы, та сигнал тактового генератора 1 проходит

65 на выход формирователя 14 импульсов

822331

Формула изобретения считывания кода задержки и.переписывает в дополнительном коде информацию с (р+1) до 2р разрядов управляющего регистра 5.через двухвходовые логические элементы И 6-2 и m-входовЫе логические элементы ИЛИ 7-1, 7-2 ... 7-р в рабочий счетчик 8.

Кроме того, сигнал с выхода логического элемента (15-(m-1)) проходит через элемент 10 объединения и переключает по заднему фронту триггер

17, при этом сигналом cего инверсного выхода запрещается дальнейшее прохождение сигнала через логический элемент 115-(m-1) ; Таким образом, после. переключения устройства на работу с новым масштабом формировате- 15 лем 14.импульса считывания кода задержки вырабатывается одиночный импульс для считывания кода задерж ки с управляющего регистра 5 в рабочий счетчик 8. 20 На втором масштабе сигналы тактового генератора 1, поделенные на

Km 2с (в-1) выхода делителя 2 проходят через логическую схему И-ИЛИ

3, постУпают на счетный вход рабочего счетчика 8 и на стробирующий вход многовходового элемента 9.

Согласно вышеописанному формируется второй импульс серии импульсов, .импульс на выходной шине 21-2, происходит переключение устройства на: работу с новым масштабом, формируется импульс считывания кода за-, держки с очередной группы разрядов управляющего регистра 5 и т.д.

После того, как будет сформирован последний импульс серии на выходной шине 20 и выходной задержанный импульс на шине 21-1, по заднему фронту этого импульса происхо- 40 дит переключение счетчика 11 масштабов в такое состояние, при котором на нулевом выходе дешифратора 12 появляется сигнал, разрешающий прохождение входного импульса с шины 45

19 через элемент 4 запрета. Устройство готово к формированию очередно го импульса задержки.

Если устройство предназначено для применения в качестве цифровой 5ц линии задержки с отводами или без них, то при первом масштабе осуществляется задержка входного сигнала на большую величину, чем при втором масштабе, а при втором масштабе— на большую величину, чем при третьем масштабе и т.д.

Если устройство предназначено для формирования серии задержанных импульсов, выдаваемых по одной шине, то для формирования любого наперед d0 заданного интервала времени между любыми импульсами серии последовательност (включения того или иного масштаба полностью определяется заданным законом изменения интервалов .55 времени между соседними импульсами серии, Предлагаемое устройство задержки импульсов отличается от известного тем, что за счет введения делителя частоты, логического элемента m

И-ИЛИ, элемента запрета, Pm-входовых логических элементов ИЛИ, счетчика масштабов, дешифратора, (m- 1) инверторов, формирователя импульсов считывания кода задержки, выходных логических элементов И и их взаимосвязей устранена взаимозависимость диапазона электронной регулировки времени задержки и точнОсти задержки импульсов, повышена помехоустойчивость устройства, расширены функциональные возможности устройства за счет использования его в качестве цифровой линии задержки с отводами, а также для формирования серии задержанных импульсов с любым наперед заданным интервалом времени между любыми соседними импульсами серии.

1. Устройство для задержки импульсов, содержащее генератор тактовых импульсов, элемент объединения, и двухвходовых логических элементов

И, управляющий регистр, инверсные выходы разрядов которого соединены со входами одноименных двухвходовых логических элементов И, рабочий счетчик, многовходовой элемент совпаде-. ния, входы которого соединены с выходами разрядов .рабочего счетчика, а выход соединен со входом элемента объединения и с первой выходной шиной, о т л и ч а ю щ е е с я тем, что, с целью расширения диапазона электронной регулировки времени задержки при сохранении точности задержки и повышения помехоустойчивости, в него введены делитель частоты, логический элемент m И --ИЛИ, элемент запрета, Рщ входных логических элементов ИЛИ, счетчик масштабов, дешифратор, (m-1) инверторов, формирователь импульсов считывания кода задержки, выходной логический элемент

И, причем выход генератора тактовых импульсов соединен со входом делителя, выходы которого от первого до (m-1)-го соединены со входами одноименных инверторов и с первыми входами групп от первого до (m-1) логического элемента m И-ИЛИ, а m-ый выход соединен с первым входом.m-ой группы логического элемента m И-ИЛИ, при этом вторые входы групп от первого до (m-1) логического элемента

m И-H3IH соединены с одноименными выходами дешифратора и одноименными входами формирователя импульсов счйтывания кода задержки, второй вход

m-ой группы логического элемента m

822331

И-ИЛИ соединен с m-ым выходом дешифратора, выход логического элемента

m И-ИЛИ. присоединен к счетному входу рабочего счетчика н к стробирующему входу миоговходового элемента совпадения, первый вход элемента запрета соединен со входной шиной, а ее второй вход присоединен с нулевому .выходу дешифратора, при этом выход элемента запрета соединен со вторым входом элемента объединения и со вторыми входами первых Р двухвходовых логических элементов И, выходы которых присоединены к первым входам в входовых логических элементов ИЛИ, вторые входы двухвходовых логических элементов И от (р+1) до

2р соединены с первым выходом формирователя импульса считывания кода задержки, вторые входы двухвходовых логических элементов от (ið+1) до (i+i)P соединены с i-ым выходом формирователя импульса считывания кода задержки, вторые входы двухвходовых логических элементов И от (n-p) до и соединены с (m-1) выходом формирователя импульсов считывания кода задержки, выкоды двухвходовых логических элементов И от (p+1) до 2р соединены со вторыми входами е входовых логических элементов ИЛИ, выходы двухвходовых логических элементов И от (i p+I) до (i+1)p соединены с (i+1) входами логических элементов ИЛИ ..., выходы двухвходовых

- элементов И от (n-р) до и соединены с m входами m входовых логических элементов ИЛИ, выходы m-входовых логических элементов ИЛИ присоединены к порязрадным входам рабочего счетчика, выход элемента объединения соединен со счетным входом счетчика масштабов, выход которого присоединен ко входу дешифратора, при этом первый выход дешифратора соединен . со вторым входом выходного логического элемента И, выход первого инвертора присоединен к m входу формирователя импульсов считывания кода задержки, выход i инвертора присоединен к (m-1+i) входу формирователя импульсов считывания кода задержки, выход (m-1) инвертора присоединен к 2 (m-1) входу формирователя импульсов считывания кода задержки, 5 вход "Уст.О" формирователя импульсов считывания кода задержки соединен с. выходом многовходового элемента совпадения.

2. Устройство по п. 1, о т л и© ч а ю щ е е с я тем, что формирователь импульсов считывания кода задерж. ки содержит (m- 1) трехвходовых логических элементов И, элемент объединения и триггер, причем первые входы логических элементов Й соедине-. ны с одноименными входами формирователя импульсов считывания кода задержки, а его входы от p(m-1)+1| до

2 (m-1) присоединены соответственно ко вторым входам логических элемен20 тов И, третьи входы логических эле-. ментов И объединены и соединены с инверсными выходами триггера, вход

R которого соединен со входом "Уст.О" формирователя импульсов считывания д кода задержки, выходы логических элементов И соединены со входами логического элемента ИЛИ и с выходами формирователя импульсов считывания кода задержки, выход логического элемента ИЛИ соединен со счетным входом триггера.

3. Устройство по пп. 1 и 2, о тл и ч а ю щ е е с я тем, что с целью расширения его функциональных возможностей, в него введены (а-1) выходных логических элементов И, первые входы которых соединены с выходом многовходового элемента совпадения, а их вторые входы соединены с одноименными выходами дешифратора, 40 прй этом их выходы соединены с выходными шинами устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

45 М 457158, кл. Н 03 Я 9/30, 25.02.72.

2. Авторское свидетельство СССР

9 598224, кл. Н 03 К 5/13, 27.09.76.

822331

Составитель И. Радько

Редактор Ю. Петрушко ехред М.Федорнак Корректор Н. Бабинец

Заказ 1892/82 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4