Устройство для цифровой фильтрациина ochobe дискретного преобразова-ния фурье

 

Союз Советскик

Социалистические

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ()840922 (61) Дополнительное к авт. свид-ву (22) Заявлено 12. 10. 79 (21) 2831368/18-24 (51)М. Кл.

G 06 F 15/332 с присоединением заявки №

3Ъсудерствениый комитет (23) Приоритет

Опубликовано 23. 06; 81 ° Бюллетень ¹ 23 ло делам иаабретеиий и открытий (53) УДК 681 ° 14 (088.8) Дата опубликования описания 30.06.81

А.К.Берендс, В.А.Берсенев, Г.В.Зайцев и И.Б.Цыпий-- . (72) Авторы изобретения (7l ) Заявитель (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ФИЛЬТРАЦИИ

HA ОСНОВЕ ДИСКРЕТНОГО ПРЕОБРАЗОВАНИЯ

ФУРЬЕ

Изобретение относится к цифровой вычислительной технике, в частности к .цифровой фильтрации, основанной на использовании быстрого преобразования Фурье (БПФ) и может быть использовано при цифровой обработке сигналов большой длительности в гидро-, звуко- и радиолокации, в аппаратуре связи, навигации, телеметрии и других областях техники.

Известно устройство цифровой. фильтрации, содержащее квадратурные каналы смесителей и аналого-цифровых преобразователей (АЦП), умножитель комплексных чисел, блок памяти, процессор БПФ и детектор 1).

Недостаток известного устройства— наличие разбаланса между квадратурными каналами, приводящего к ограничению точности фильтрации, сужению

20 динамического диапазона и эффективно используемого частотного диапазона.

Наиболее близким по технической сущности к изобретению является устройство цифровой фильтрации на .основе дискретного преобразования Фурье, содержащее два смесителя, два АЦП, коммутатор, умножитель комплексных чисел с блоком памяти весовых коэффициентов, модифицированный процессор БПФ и детектор. Причем два квадратурных канала с выхода АЦП поступают на коммутатор, который направляет четные выборки на один, а нечетные на другой вход умножителя. С блока памяти на другие входы умножителя поступают коэффициенты фильтра. G выхода умножителя сигналы поступают на входы модифицированного процессора БПФ, после чего детектируются (2j.

Недостаток этого устройства — амплитудно-фазовый разбаланс квадратурных каналов, приводящий к появле-, нию зеркальных гармоник в спектре сигнала.--Если сигналы на выходах

Х(+} =0ÑÎ5 (re++14„);

g(+) = д(1+С ) S1ï(Е.Ь+ М„+ с „.), где бсср и 6< соответственно, амплитудный и фазовый разбалансы квадратурньгх каналов, то наряду с основной гармоникой на частоте е в спектре сигнала появляется паразитная составляющая на частоте ии

Z(+)=x(thjx(t)= )+(++)e ")" "+ + 1-(1+8- ) Е " ). Е

В реальных системах, работающих в диапазоне температур даже после юстировки разбалансов, не удается уменьшить амплитуду зеркальной гармоники ниже — (30- 40) дБ по отношению к ос20 новной,, Это приводит к инструментальным ошибкам при спектральном анализе, вызывающем снижение точности цифровой фильтрации, Кроме того, наличие зеркальных гармоник ограничивает динамический диапазон фильтруемого сигнала до тех же (30-40) дБ, ибо сигналы меньшей интенсивности могут оказагься замаскированными паразитными составляющими.

Цель изобретения — повышение точности фильтрации и расширение динамического диапазона устройства.

Поставленная цель достигается

35 тем, что в устройство, содержащее два смесителя, два аналого-цифровых преобразователя, коммутатор, умножитель комплексных чисел, блок памяти, блок быстрого преобразования

Фурье и детектор, причем входы смесителей объединены, а выходы смесителей подключены ко входам соответствующих аналого-цифровых преобразо-. вателей, выходы коммутатора соеди45 нены со входами умножителя комплекс-. ных чисел, входы задания коэффициентов которого подключены к выходам блока памяти, а выходы умножителя комплексных чисел соединены со входами процессора быстрого преобразования

Фурье, выходы которого подключены ко входам детектора, выход которого является выходом устройства,и введены генератор тестового сигнала, пере55 ключатель, четыре умножителя, шесть сумматоров, четыре регистра и четыре ключа, причем выход генератора тестового сигнала соединен с первым входом

3 8409

АЦП являются дискретизацией следующих процессов

22 4 переключателя, второй вход которого является вхОдом устройства, а выход переключателя подключен ко входам смесителей, выход первого аналогоцифрового преобразователя соединен с первыми входами первого и второго умножителей, выходы которых подключены к первым входам, соответственно, первого и второго сумматоров, выход второго аналого-цифрового преобразователя соединен с первыми входами третьего и четвертого умножителей, выходы которых подключены ко вторым входам, соответственно, первого и второго сумматоров, выходы которых подключены, соответственно, к первому и второму входам коммутатора, первый выход блока быстрого преобразования Фурье соединен со входами первого и второго ключей, выходы которых соединены со входами соответственно первого и второго регистров, второй выход блока быстрого пре— образования Фурье соединен со входами третьего и четвертого ключей, выходы которых соединены со входами, соответственно, третьего и четвертого регистров, выходы первого и второго регистров соединены, соответственно, с первыми и вторыми входами третьего и четвертого сумматоров, выходы которых подключены ко вторым входам, соответственно, третьего и второго умножителей, выходы третьего и четвертого регистров соединены соответ1 ственно, с первыми и вторыми входами пятого и шестого сумматоров, выходы которых подключены ко вторым входам, соответственно, первого и четверто го умножителей.

На чертеже представлена схема предлагаемого устройства.

Устройство содержит вход устройства 1, генератор 2 тестового сигнала, переключатель 3, смесители

4, аналого-цифровые преобразователи

5, первый умножитель 6, второй умножитель 7, третий умножитель 8, четвертый умножитель 9, первый сумматор

10, второй сумматор 11, коммутатор

12, умножитель 13 комплексных чисел, блок 14 памяти, блок 15 быстрого преобразования Фурье, первый и третий ключи 16, второй и четвертый ключи 17, первый и третий регистры

18, второй и четвертый регистры 19, третий сумматор 20, четвертый сумма-, тор 21, пятый сумматор 22, шестой

5 8409 сумматор 23, детектор 24, выход устройства 25.

Устройство работает следующим образом.

Возникающие в квадратурных каналах разбалансы подвергаются коррекции.

Причем исполнительным элементом кор— ректирующей схемы служит ее часть, содержащая умножители 6-9 и сумматоры 10 и ll. В качестве датчика разбалансов попутно с основным назначением используется процессор БПФ 15, сигналы на выходе которого служат тем исходным материалом, из которого преобразователь корректирующей схемы, содержащий ключи 16 и 17, регистры 18 и 19 и сумматоры 20-23, формирует корректирующие множители для

- умножителей 6-9 исполнительного элемента.

-Периодически, с частотой, за период которой амплитудно-фазовые разбалансы меняются незначительно (обычно от единиц до сотен секунд), входы смесителей 4 с помощью переключателя

3 отключаются от входа устройства и соединяются с выходом генератора 2 гармонического тестовогс сигнала известной частоты ИИ „+Лил и амплитуды а ° После преобразования в смесите- 30 лях 4 и АЦП 5 тестовые сигналы с квадратурных каналах имеют вид дискрети— зации следующих выражений

), +)= С1 сО5 {ЛUU++ Р 7

{2) О(+) ао(+d) 1(.:+V,+ „-), где 1 — произвольная начальная фа 0 за тестового сигнала.

Исполнительный элемент в режиме

40 прохождения тестового сигнала (2) пропускает его без искажений. Корректирующие множители1 поступающие в этом случае на умнояители 6-9 равны, соответственно, 1, О, 0 и 1. При

45 единичных коэффициентах, поступающих с выхода блока 14 памяти, коммутатор 12, умножитель 13 комплексных чисел и процессор БПФ реализуют.как и в известном прямое БЛФ комплексной

50 выборки (2 ) °

Действительная и мнимая части спектра комплексного сигнала (2) по- ступают на ключи 16 и 17 преобразователя, причем ключи 16 пропускают

55 на запись в регистры 18 спектральные отсчеты на частоте b,а, а ключи

17 пропускают на запись в регистры

19 отсчеты на частоте 5,со . Из содер22 6 жимого регистров 18 и 19 на выходах сумматоров 20-23 формируются, соответственно, корректирующие множите ли ReFx. QF, R и J F, где "Х аае (д +д )

F„= 3а (1+дЬ)е1 О Ф

Затем с помощью переключателя 3 входы смесителей 4 отключаются от генератора 2 тестового сигнала и подключаются ко входу устройства 1.

Квадратурные составляющие входногО сигнала (1) после преобразования в исполнительном элементе на выходах сумматоров 10 и 11 имеют вид дискретизации следующих выражений

Х()=Х(+)

%1)= S(t) ZFx-X() Zg

Амплитуды составляющих X(t) и

Y (t ) равны, а фазы отличаются на g n

О

1f ()=Х(1)ц Чф=ас10(1+д" )Р (<о )у

ХЯ ()

Результатом коррекции является отсутствие амплитудно-фазовых разбалансов квадратурных каналов, а значит, и зеркальных гармоник в спектре сигнала.

Увеличение объема устройства цифровой фильтрации, вызванное введением в его состав тестового генератора и корректирующей схемы, при работе в реальном масштабе времени и при объеме выборки.М) 2 не превы- шает 3-42.

Использование изобретения позволяет существенно увеличить точность цифровой фильтрации путем устранения паразитных гармоник и расширить ди.намический диапазон устройства и представляется наиболее целесообразным в системах с высокими требованиями к точностным характеристикам и динамическому диапазону.

Формула изобретения

Устройство для цифровой фильтрации на основе дискретного преобразования Фурье, содержащее два смесителя, два аналого-цифровых преобразователя, коммутатор, умножитель комплексных чисел, блок памяти, блок быстрого преобразования Фурье и детектор, причем входы смесителей объединены, а выходы смесителей подключены ко входам соответствующих анало7 84

ro-цифровых преобразователей; выходы коммутатора соединены со входами умножителя комплексных чисел, входы задания коэффициентов которого подключены

K выходам блока памяти, а выходы умножителя комплексных чисел соединены со входами блока быстрого преобразования Фурье, выходы которого подключены ко входам детектора, выход котоЭ рого является выходом устройства,. о т л и ч а ю щ е е с я тем, что, с целью повышения точности фильтрации и расширения динамического диапазона устройства, в него введены генератор тестового сигнала, переключатель, четыре умножителя, шесть сумматоров, четыре регистра и четыре ключа, причем выход генератора тестового сигнала соединен с первым входом переключателя, второй вход которого является входом устройства, а выход переключателя подключен ко входам смесителей, выход первого аналогоцифрового преобразователя соединен с первыми входами первого и второго умножителей, выходы которых подключены к первым входам, соответственно, первого и второго сумматоров, выход . второго аналого-цифрового преобразователя соединен с первыми входами третьего и четвертого умножителей, выходы которых подключены ко вторым входам, соответственно, первого и

0922 второго сумматоров, выходы которых подключены, соответственно, к первому и второму входам коммутатора, первый выход блока быстрого преобразования

Фурье соединен со входами первого и второго ключей, выходы которых соединены со входами, соответственно, первого и второго регистров, второй выход блока быстрого преобразования

Фурье соединен со входами третьего и четвертого ключей, выходы которых соединены со входами, соответственно, третьего и четвертого регистров, выходы первого и второго регистров соединены, соответственно, с первыми и вторыми вхоцами третьего и четвертого сумматоров, выходы которых подключены ко вторым входам, соответственно, третьего и второго умножителей, выходы третьего и четвертого регистров соединены, соответственно, с первыми и вторыми входами пятого и шестого сумматоров, выходы которых подключены ко вторым входам, соответственно, первого и четвертого умножителей.

Источники информации, принятые во внимание при экспертизе

1, Патент Великобритании

gp Р 1546173, кл. С 06 F 16/34, 1976. 2. Авторское свидетель"тво СССР

Р 607224, кл, G 06 F 15/34, 1975 (прототип).