Дискретный анализатор спектра

 

Союз Советских

Социапистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

<>842622 (61) Дополнительное к авт. свид-ву (22) Заявлено 2208.79 (21) 2810950/18-21 с присоединением заявки И9— (23) Приоритет

Опубликовано 300681. Бюллетень М 24

Дата опубликования описания 3006Я1 (51)М. Кл

G 01 R 23/16

Государственный комитет

СССР по делам изобретений н открытии (5З) У4К 621. 317. .757(088 Я) 1

1 з 4 т, 1

В.И,Литюк и Т,А.Литюк

Г"; : .

) (72) Авторы изобретения

Таганрогский радиотехнический институт им. В.Д.Калмыкова (71) Заявитель (64) ДИСКРЕТНЫЙ ЛНЛЛИВГ.ТОР СПЕКТРГ

Изобретение относится к радиоизмерительной технике и может быть использовано для спектрального анализа в широком диапазо: е частот.

Известны анализаторы спектра, содержащие два квадратурных канала, каждый иэ которых состоит из фазового детектора, связанного с гетеродином, аналого-цифрового преобразователя, сумматора, оператинного запоминающего устройстна, перемножителя и квадратора (lj .

Иедостатком известных анализаторов спектра является сложность сохранения заданного отношения сигнал/ 15 шум при различной разрешающей способности, что снижает точность анализа.

Цель изобретения — понышение точности анализа. 20

Поставленная цель достигается тем, что н устройство, содержащее два фазовых детектора, подключенных по одному из входов к шине входных сигналов, а по второму — к когерент- 25 ному гетеродину в одном канале непосредстненно, а во втором канале через фазосдвигсиощую на 7Г/2 цель, выходы фазовых детекторов подключены ко входам И параллельно вклю- 30 ченных фильтров, каждый из которых состоит иэ двух квадратурных каналов, причем входами каждого фильтра янляются первые входы сумматоров каналов, вторые и третьи входы которых соединены со входами блоков возведения в.квадрат своего и противоположного каналов фильтра соответственно, выходы которых через блок суммирования и блок извлечения корня квадратного подключены к соответствующему выходу устройства, выход сумматора каждого канала подключен ко входу первого запоминающего устройства своего канала, состоящего из первого ключа, подключенного к параллельно соединенным первому запоминающему конденсатору, резистору и второму ключу, причем вход и выход первого ключа являются входом и выходом первого запоминающего устройства, управляющий вход первого ключа соединен с первым выходом синхронизатора, второй выход которого соединен с упранляющим входом второго ключа, дополнительно введены в каждый канал нтОрое запоминающее устройство, состоящее из третьего ключа, второго запоминающего конденсатора и четвертого

842622 ключа, управляющий вход которого соединен со вторым выходом синхронизатора, ii".. eì введенные конденсВТор и ключ подключ ны г«араллельно

Выходу третьего ключа, вход к выход

KOTOP0I«0 ЯВЛЯЕТСЯ ВХОДОМ К ВЫХОДОМ

BTOPOTO 3 аПОМ«»НаЮЩЕГO

"„"пpBВляюк,Hй Hход третьeгО клioча сОе ,ЦИНЕН С ТРЕТЬИМ ВЫр.ОДОМ СИНХРОНИ затора, его выход соединен с выходом парного з"ï:îìèíàþùåãî ус.гройства,. а il O выход подключен ко входу блска вознед«»:-«ия н к -«B» »peT снОе .. с канала.

На чертеже г«редставлена структурна. -: ciieìà а нали -: атора . . эн содержит два фазовых детектор„ ра 1, когерентный гетеродин 2, фазо- .> сднигающую на «Т/2 цепь 3, В параллельНО ВКЛЮЧс»ННЫХ фИЛЬТРОН 4р СОСТОЯЩИХ

И= СУ "ЛмаТОРс» -); ПЕРВОГО ЗаПОМИНаЮ щего устройства 6, первого ключа 7, синхронизатора 8, запоминающегo l

«пенс=-торса 9 р резистopa 1 0 р н rоро го ключа 11, в горого заг«омкнающего ус тройства 1", третьего ключа 13 р

Второго запоминающего конденсатора

14, четвертого ключа 15 к блока 16 зозвсдениЯ В кнаДратi а TBKRe блОк

17 суммирования и блок 18 кзвлечения корня квадратного.

Устройство работает в двух режимах: В режиме накопления слабых сигналов на задан««ых частотах и н режиме фильтрации сообще «ия с =-аданHnй пОлосок.

В пернОм режиме устрОЙстВО рабо тает следующим образом. Пусть на его вход поступает высoKOHBCTOTHoe Ко35 лебание

0(t)=Aexp;. It«0ct + V(t)) где t«0, †. †:-:Осушая час oreÄ. равная

«ЧасTr-р Тe КОГЕрЕ зтНО O «Е— т= к дис,-а 40 р«ц--ррах+ «ро — модулирующее колебание,, Грс»«-Я-;„р »- ЧВC..OTB. Моду HpV!O!«ier 0 КОЛЕ— бар.«ъ«я;

%з - начальная фаза .

На выходах Фа.зоных детекторов 1 к..адратурнь«х каналов выделяются ко..с:;-.Икя, кoторые поступают ia i!ep ные входы соответствующих сужлатоp0H ., имеющих весовые козффицие н ты,. равные единице, Пусть переД на=-.лом работы на-. Первом и н-.ором запомиЭс .ЮЩИХ К Hile.;ÑНТОраХ 9 И 1 4 ВСЕХ фИ льтрон начальное напряжение 0,,=-0„ ключи !, »1, 13 и 15, упнавг«яемые сичхР«:HviçBòoÐOÌ 8р РазомкнУты. Положим ТаКж р ЧТО ВЕЛИЧИНЫ СОПРОТИВЛЕ

10 равны

Ярк. с И ««Л«р О-!i ОТ« "1 нуOT Г r eррнорЛ ре;!«i»,,i»e )

«3 с!ачс.ЛЬН.-1Й МОМЕН Т Врс»ЫЕНИ (t =0 пepвые ключи i 3 амык аются и подклю- »о чают первые заг«Сминающие .К онденсаторы 9 к выходам сур&IBTopoH 5 каналов на ВРемЯ,У л, Равное вРемени заряда: â€,ервых запоми««ающих конденсаторов 9 ло Величр.ны Входного сиг— нала от нулевого уровня. В момент времени .г первые ключи 7 размыкаются и на всех г«ервых запоминающих кон— денсаторах 9 будут находиться отсчеты входного сигнала, соответственно равные L!«„»,i«, cñ Ð и О, =. Л ski. tà где Чс!й.гЛ.; 1- V A - амплитуда.

B момент времени ».«=.«+ь 6<, где рь =,« — нремя раэмыкания первого ключа 7 во всех каналах и хранения отсчета на всех первых запоминаюрщих

K0HIIeHcBT0PBx 9! TPeTEHi ключи 13р угранляемые синхрон.»затором 8, замкнутся и вторые запомкнающие конденсатopc 14 заряжаются до напряжений

U, и 0< Через нремя Ь . опреде— ляемое временем заряда вторых запоминающих кОнде-icBòopÎÁ 14 oт нуля дО

М ются. Напряжение 0„„ поступает на нторые входы сумматоров 5 своих каналов, имеющих весовые коэФфициенты р„+,. -cod «<, где 1=i N — номер фильтра, g: = -«9,g»gk/ р, и — чксло фильтров, на третьи Аходы сумматоров 5 противоположного канала, имею«тих весовые коэффициенты

Жл 1

=эгиВ.;и на входы блоков 16 возведения в квадрат своих каналов. CooTI«eTcT с венно напряжение Uq z поступает на втОрые» вхОды сумма) ОрОВ 5 своих каналов„ имеющих весовые коэфФициенты Р -,»Co 6«;, на третьи входы сумматоров 5 противоположных каналовр имеющих весовые коэфФициенты р „ „»-э1и 6; H B входы блоков 16 воз— ведения В квадрат своих каналов.

В ммомент нремени at. + л С„+a+ +а С йр где h, L g- время размыкания третьих ключей 13, на выходах сумматоров 5 каждого фильтра будет находиться напряжение

Ц „=Асоз|СОЪО,--Куинн«и В-+

- Ac0,Ì,n.t, ЛТ,,- « 1 +Л С )«-Ч )

= р«5ючрг0ВО +АВОБ г6«п ср +

4«З М

+ Aein(Q(h4„+h 4,+И " A «- )+Чо)

B момен — времени Т=2«с(«. « +6С+ А+ - * л 2 который ранен интервалу дискретизации (согласно теореме Котельникова B.А. Время дис-кретиэации Т« . ——

=1/21р„„,, а поскольку в нашем случае имеется два канала, то интервал дискретизации выбираем равным Т =

1 р

/ „,„), первые ключи 7 замыкаются и первые загоминающие конденсатор ры 9 переэаряжаются до величин U р

* - - 1КЕ« и 0 Т„,„-. В момент нре«лени o-t +Т первые ключи 7 размыкa_#_Tcp. к на первых запоминающих конденсаторах

9 будут находиться отсчеты входногG !» задержанного на время Т си наловр величины которых

Г-,—, 2 .= с э с Йс1+ T!!+4 )-р 4спэ, ч+д,.q

0 ссЬ МП (Я.(й -«-Т)+Я+4 Э1« (С «.д )

Далее эти отсчеты перезаписываются

HB нторые запоминающие конденсато-

842622 формула изобретения „,=(i-р))лфт ры 14 и процесс повторяется. СООФ ветственно в каждый момент времени

МТ на входах блоков 16 возведения в квадрат находятся напряжения

М

ОМ Е A Х Со ((Ы-Е,®Т 4 о(б i) 8.) е=

5 м м? 7 4 =A Е 61и ю e)9;T+lо4.(8-1)9 )

8=4 о

На выходах блоков 16 возведения в квадрат появляются квадраты напряжений U е; и U „„,;которые !О поступают на входы блоков 17 суммирования и находятся на их выходах в течение времени Т на интервале времени МТ вЂ (М+1) T. Эти напряжения подаются на блоки 18 извлечения корня квадратного. Полученные напряжения принимают максимальное значение в том случае, когда величина 9„-= Д.

При этом U „ АМ.

Таким образом,на интервале времени

NT-(М+1) в случае равенства набега фазы входного сигнала Т за период дискретизации входного сигнала Т углу поворота вектора на угол 8« выделяется на выходе i-ro фильтра максимальное напряжение, пропорциональное амплитуде 25 входного сигнала и время анализа процесса,Время анализа процесса однозначно связано с разрешающей способностью устройства, которая определяется следующим выражением ЬГ=2/МТ. 3О

Положим время анализа процесса с равно (М+1) Т. Тогда в этот момент времени синхронизатор 8 открывает по всем фильтрам вторые и четвертые ключи 11 и 15 и первые и вторые запоминающие конденсаторы 9 и 14 разряжаются до нулевого напряжения во всех фильтрах одновременно. После окончания процесса восстановления вторые и четвертые ключи 11 и 15, управляемые синхронизатором 8, размыкаются и работа устройства в первом режиме повторяется.

Во втором режиме работа устройс-ва отличается от его работы в первом режиме только тем, что величины 45 сопротивлений резисторов 10 в первых запоминающих устройствах 6 равны конечной величине. В этом случае за время заряда » первых запоминающих конденсаторов 9 и за Я) время хранения .btА напряжений U®zz,.и происходит разряд первых зап4омййающих конденсаторов 9 со скоростью, определяемой постоянной времени с, образованной в этом случае RC-цепи. Отсчеты напряжения передаются с запоминающих конденсаторов 9 через третьи ключи 13 на запоминающие конденсаторы 14 с коэааипиентом передачи 0 =1-акр ).

Полоса пропускания на уровне 0,70740 будет к

Таким образом, во втором режиме работы, варьируя величиной сопротив- 65 ления К резисторов 10, можно изменять ширину полосы пропускания фильтров устройства, работающих в этом случае после окончания переходного процесса как полосовые фильтры.

Предлагаемое устройство позволяет за счет того, что операции умножения проводятся в аналоговой форме, существенно повысить быстродействие и обеспечить постоянную скорость анализа вне зависимости от длины обрабатываемой реализации, что повышает точность анализа.

В предлагаемом устройстве операции умножения íà sq47 к и ccsX выполняются за счет прохождения сигналов через соответствующие резисторы и скорость перемножения не зависит от величины поступающего сигнала, что позволяет обеспечить постоянство быстродействия и диапазона однозначного спектрального анализа.

Кроме того, в устройстве отсутствует ЛЦП, что является дополнительным преимуществом, поскольКу позволяет существенно уменьшить необходимые затраты оборудования.

Дискретный анализатор спектра, содержащий два фазовых детектора, подключенных по одному из входов к шине входных сигналов, а по втором., — к когерентному гетеродину в одном канале непосредственно, а во втором канале через фазосдвигающую на К(/2 цепь, выходы фазовых детекторов подключены Ко входам и параллельно включенных фильтров, каждый из которых состоит из двух квадратурных каналов, причем входами каждого фильтра являются первые входы сумматоров каналов, вторые и третьи входы которых соединены со входами блоков возведения в квадрат своего.и противоположнОго каналов фильтра соответственно, выходы которых через блок суммирования и блок извлечения корня квадратного подключены к соответствующему выходу устройства, выход суммматора каждого канала подклЮчен ко входу первого запоми4ающего устройства своего канала, состоящего иэ первого ключа, подключенного к параллельно соединенным первому запоминающему конденсатору, резистору и второму ключу, причем вход и выход первого ключа являются входом и выходом первого запоминающего устройства, управляющий вход первого ключа соединен с первым выходом синхронизатора, второй выход которого соединен с управляющим входом второго ключа, отличающийся тем, что, с целью повышения тоЧности анализа, в него дополнительно введены в каждый канал второе запоминающее уст842622 ос71

Выход Ф.

ВНИИПИ Заказ 5088/51 Тираж .732 Подписное филиал ППП "Патент", г.ужгород, ул. Проектная, 4 ройство, состоящее из третьего ключа„ второго запоминающего конденсатора и четвертого ключа, управляющий вход которого соединен "o вторым выходом синхронизатора, причем введенные конденсатор и ключ подключены параллельно выходу третьего ключа, вход и выход которого являются входом и выходом второ о запоминающе о устройства, управляющий вход третьего ключа соединен с третьим выходом синхронизатора, его вход соединен с выходом первого запоминающегo устройства, а выход подключен ко входу блока возведения в квадрат своего канала.

Источники информации, принятыо во внимание при экспертизе

1. Авторское свидетельство СССР

9 428389 KJ1 8 01 Я 23/16, 1976.