Линейно-круговой интерполятор

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (i i)847279 (6I ) Дополнительное к авт. свил-ву (22) Заявлено 26.06. 79 (21) 2795102/18-24 (53)М. Кл.

G 05 8 19/415 с присоединением заявки РЙ

Государственный квинтет (23) Приоритет ссср по делам изабретений и аткрытнй (53) УДК 621 503..55(088.8) Опубликовано 15. 07. 81 . Бюллетень,% 26

Дата опубликования описания 18.07.81

-Ю

Е.П.Балашов, В.Ф.Иоффе, Г.Я.Кузьмин, M.Ñ.Êóïðèÿíîâ и В.A.Øàâûðèí

Г (?2) Авторы изобретения

Ленинградский ордена Ленина электротехнический институт им. В.И.Ульянова (Ленина) (7I ) Заявитель (54) ЛИНЕЙНО-КРУГОВОЙ ИНТЕРПОЛЯТОР

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах программного управления станками.

Известен линейно-круговой интерполятор, построенный на основе цифровых дифференциаль;ых анализаторов (ЦДА) параллельного действия, в котором для повышения точности интерполяции окружности за счет исключения

10 погрешности интегрирования работа каждого из двух охваченных обратной связью интеграторов происходит последовательно 11.

Недостатком этого устройства т5 является низкое быстродействие (в два раза меньше, чем у интерполяторов с одновременно работающими интеграторами), а также сложность схем синхронизации.

И

Известен также интерполятор с одновременно работающими интеграторами системы числового программного управления НЗЗ-IM содержащий блок задания программы, блок задания скорости, блок выделения приращений, коммутатор, два интегратора 1 2).

Недостатками устройства являются большие затраты оборудования, низкая точность, сложность схем синхронизации.

Наиболее близким по технической сущности к предлагаемому является линейно-круговой интерполятор, содержащий блок задания программы, блок задания скорости, элементы И, блок выделения приращений, коммутатор и два интегратора, каждый из которых содержит счетчик перемещения, первый и второй сдвиговые регистры, первый, второй и третий сумматоры, элемент ИЛИ, причем первые входы всех сдвиговых регистров каждого интегратора соединены с выходами блока задания скорости, вторые входы первых сдвиговых регистров соединены с первыми выходами блока задания программы, их третьи входы соединены с выхо472/9

8 дами первых сумматоров и первыми входами вторых сумматоров, выходы первых сдвиговых регистров соединены с пер-, выми входами первых сумматоров, вто-„ рой выход блока задания прогоаммы соединен с первым входом коммутатора, третьи выходы блока задания программы соединены с первыми входами счетчиков перемещений, вторые входы которых соединены со вторыми входами коммутатора, выходами блока выделения приращений и выходами линейнокругового интерполятора, выходы счетчиков перемещений соединены со входами элемента И, выход которого связан с первым входом блока задания скорости, второй вход которого соединен с четвертым выходом блока задания программы, а первые выходы вторых сумматоров соединены со входами блока вьделения приращений, вторые выходы вторых сумматоров соединены со вторыми входами вторых сдвиговых регистров, первые входы третьих сумматоров соединены с выходами вторых сдвиговых регистров, вторые входы третьих сумматоров и первые входы элементов ИЛИ соединены с первыми выходами коммутатора, вторые входы элементов ИЛИ соединены со вторыми выходами коммутатора, выходы элементов

ИЛИ соединены со вторыми входами первых сумматоров, а выходы третьих сумматоров — со вторыми входами вторых сумматоров $ 3 J.

Недостатком этого интерполятора являются большие затраты оборудования и сложность схем синхронизации.

Цель изобретения — сокращение обо,рудования и упрощение интерполятора.

Указанная цель достигается тем, что линейно-круговой интерполятор, содержащий первый и второй вычислительные блоки, каждый из которых содержит первый, второй и третий сумматоры, элемент ИЛИ и счетчик перемещения, причем первый вход первого сумматора соединен с первым входом элемента ИЛИ, выход которого соединен с первым входом второго сумматора, соединенного выходом с первым входом третьего сумматора, второй вход которого подключен к выходу первого сумматора, первые выходы третьих сумматоров соединены соответственно с первым и вторым входами блока вьделения приращений, первые входы элементов ИЛИ подключены к первому и второ10

55 му выходам коммутатора, вторые входы элементов ИЛИ соединены соответственно с третьим и четвертым выходами коммутатора, первый и второй входы которого соединены соо гветственно с, первым и вторым выходом блока вьделения приращений и с первыми входами счетчиков перемещений, выходы которых соединены с первым и вторым входами элементов И, выход которого соединен с первым входом блока задания скорости, второй вход которого соединен с первым выходом блока задания программы, второй и третий выходы которого соединены со вторыми входами счетчи. ков перемещений, а четвертый выход— с третьим входом коммутатора, содержит блок памяти и счетчик адреса, управляющий и установочный входы которого соединены с первым и вторым выходами блока задания. скорости соответственно, выходы счетчика адреса соединены с адресными входами блока памяти, первый и второй управляющие входы которого соединены соответственно с третьим и четвертым выходами блокр задания скорости, первый и третий разрядные входы блока памяти соединены со вторыми выходами соответствующих третьих сумматоров, второй и четвертый разрядные входы блока памяти соединены с выходами вторых сумматоров, а также с пятым и шестым выходами блока задания программы соответственно, первый и второй разрядные выходы блока памяти соединены со вторыми входами первых сумматоров, а третий и четвертый разрядные выходы — со вторыми входами вторых сумматоров.

На чертеже представлена функциональная схема линейно-кругового интерполятора

Интерполятор содержит блок l задания программы, блок 2 задания скорости, элемент И 3, коммутатор 4, блок 5 выделения приращений, вычислительные блоки 5 и 7. Блок 6 содержит первый

8, второй 9 и третий 10 сумматоры, элемент ИЛИ ll, счетчик 12 перемещений. Блок 7 содержит первый 13, второй 14 и третий 15 сумматоры, элемент

ИЛИ 16, счетчик 17 перемещений. Устройство содержит также блок 18 памяти и счетчик 19 адреса.

Блок 18 памяти представляет собой оперативное запоминающее устройство.

Сумматоры 8 — 10 и 13 — 15 представляют

847279

5 собой одноразрядные комбинационные сумматоры, счетчики 12,17 и 19 = суммирующие счетчики, причем разрядность счетчиков 12 и 17 определяется максимальной разрядностью приращений координат и а разрядность счетчика 19 — как log n, так как информация в блоке 18 располагается по принципу "разряд на ячейку, т.е. вертикальным образом. Так, например в пер- 111 вом информационном сечении (ИС) блока 18 происходит накопление подынтегральной функции, которая распола Ъ гается во втором ИС (ИС2) . Совместно с блоком 6 ИС I и ИС2 образуют первый интегратор, а ИСЗ и ИС4 совместно с обрабатывающим блоком 7 образуют второй интегратор. Элементы И 3, ИЛИ Il u

16 представляют собой элементы,реализующие логические функции И и ИЛИ 20 соответственно. Коммутатор 4 организован в виде шифратора, блок 5 осуществляет вьделение и хранение переноса со старшего значащего разряда информации, хранимой в ИСI и ИС4, и включает необходимые комбинационные схемы и два триггера. Блок 2 задания скорости определяет работу устройства, управляет работой блока 18 памяти и счетчиком 19 и представляет собой генератор тактовых сигналов. Блок

1 задания программы необходим для хранения программы, загрузки ИС блока

18 памяти и управления коммутатором.

Он включает фотосчитывающее устройст- 3$ во с необходимыми логическими схемами.

Функционирование интерполятора распадается на две фазы. В фазе подготовки блок 2 по установочному входу обнуляет .счетчик 19, что соответствует « установлению адреса нулевой ячейки. С выходов блока 1 в ИС2 и ИСЗ записываются младшие разряды приращений координат g х и у при линейной интерполяции или координаты начальной точ- 5 ки дуги хн, у при круговой, при этом подается сигнал "Запись" в блок

18 по выходу блока 2 задания скорости.

Блок 2 увеличивает содержимое счетчика 19 на "1" и происходит запись сле- о дующих разрядов в ИС2 и ИСЗ. После записи всех разрядов чисел в ИС2 и

ИСЗ с выходов блока 1 в счетчики 12 и 1 7 записываются приращение координат h, х, пу при линейной интерполяции 55 и хн,ун — при круговой, а счетчик 19 .обнуляется. После интерполятор переходит в рабочую фазу, в которой осу6 ществляется либо линейная, либо круговая интерполяция.

В режиме линейной интерполяции командой, поступившей из блока 1, коммутатор 4 блокируется, поэтому cyr маторы 8 и 9, 13 и 14, а также элементы ИЛИ ll и 16 на работу интерполн тора влияния не оказывают. Приращения

àх и gy хранимые в ИС2 и ИСЗ после довательно суммируются с содержимым

HCI и ИС4 соответственно, суммирование производится последовательно по разрядам на сумматорах 10 и 15 при по даче сигнала "Чтение" с блока 2. После суммирования одноименных разрядов подается сигнал "запись"с блока 2, и в соответствующий разряд ИСI записывается сумма данных разрядов. Выделенные после сложения блоком 5 переносы поступают на выход интерполятора и на вычитающие входы счетчиков 12 и 17.

При обнулении счетчиков 12 и 17 элемент И 3 вырабатывает сигнал,свидетельствующий об окончании отработки участка траектории. После этого устройство вновь переходит в фазу подготовки и процесс повторяется.

В режиме круговой интерполяции в зависимости от команды, поступившей из блока 1 и определяющей четверть окружности и направление движения, устанавливается порядок работы интеграторов. Если подынтегральная функция интегратора, образованного обрабатывающим блоком 6 и ИСI, ИС2 увеличивается, то подынтегральная функция интегратора, образованного обрабатывающим блоком 7 и ИСЗ, ИС4, уменьшается.

В этом случае происходит суммирование

ИСI и ИС2, а также ИСЗ и ИС4, как и при линейной интерполяции. Вьделенный перенос поступает с выхода блока 5 через коммутатор 4 на вход ИЛИ ll u вход сумматора 8. Относительно начала сложения сигнал переноса эквивалентен коду 000...01, который поступает на входы сумматоров 8 и 9 и обеспечивает эффект попеременной работы интеграторов, а также коррекцию подынтегральной функции в ИС2 на сумматоре 9 на "+1". Перенос, возникающий с первого выхода блока S поступает через коммутатор 4 на вход элемента ИЛИ 16 и на вход сумматора

14 в виде Ill...l, и обеспечивает коррекцию подынтегральной функции в

ИСЗ на "-1" на сумматоре 14. Интерполяция дуги, таким образом, продол84727 жается до тех пор, пока элементом

И 3 не зафиксируется нулевое состояние счетчиков 12 и 17, что является сигналом для перехода интерполятора в фазу подготовки. При интерполяции участка траектории в обратном направлении аналогично работает сумматор

13 и элемент ИЛИ 16, а элемент ИЛИ 11 и сумматор 8 отключаются °

Введение блока памяти и счетчика 0 адреса позволяет исключение регистров,упрощает синхронизирующие цепи и удешевляет устройство, которое становится пригодным. для реализации в виде большой интегральной схемы. !5

Формула изобретения

Линейно-круговой интерполятор, 20 содержащий первый и второй вычислительные блоки, каждый из которых содержит первый, второй и третий сумматоры, элемент ИЛИ и счетчик перемещения, причем первый вход пер- 25 вого сумматора соединен с первым входом элемента ИЛИ, выход которого соединен с первым входом второго сумматора соединенного выходом с первым входом третьего сумматора, второй 30 вход которого подключен к выходу первого сумматора, первые выходы третьих сумматоров соединены соответственно с первым и вторым входами блока выделения приращений, первые входы эле- З5 ментов ИЛИ подключены к первому и второму выходам коммутатора, вторые .входы элементов ИЛИ соединены соответственно с третьим и четвертым выходами коммутатора, первый и второй <0 входы которого соединены соответственно с первым и вторым выходом блока выделения приращений и с первыми входами счетчиков перемещений, выходы которых соединены с первым и 45

9 8 вторым входами элемента И, выход которого соединен с первым входом блока задания скорости, второй вход которого соединен с первым выходом блока задания программы, второй и третий выходы которого соединены со вторыми входами счетчиков перемещений, а четвертый выход — с третьим входом коммутатора, отличающийся тем, что, с целью упрощения интерполятора, он содержит блок памяти и счетчик адреса, управляющий и установочный входы которого соединены с первым и вторым выходами блока задания скорости соответственно, выходы счетчика адреса соединены с адресными входами блока памяти, первый и второй управляющие входы которого соединены соответственно с третьим и четвертым выходами блока задания скорости, первый и третий разрядные входы блока памяти соединены со вторыми .выходами соответствующих третьих сумматоров, второй и четвертый разрядные входы блока памяти соединены с выходами вторых сумматоров, а также с пятым и шестым выходами блока задания программы соответственно, первый и второй разрядные выходы блока памяти соединены со вторыми входами первых сумматоров, а третий и четвертый разрядные выходы — со вторыми входами вторых сумматоров.

Источники информации, принятые во внимание при экспертизе

1.Воронов А.А. и др. Цифровые аналоги для систем автоматического управления. М.-Л., АН СССР, 1960, с, 114-121.

2.Техническое описание системы программного управления Н33-111, Г 63.035117 ТО, Л., 1975, с.45.

3. Авторское свидетельство СССР по заявке h" 2574790/18-24, кл. G 05 В 19/18, 1978(прототип).

847279

Составитель Н.Белинкова

Редактор Т.Гыршкан Техред А. Савка Корректор М.Коста с

Заказ 5497/74 Тираж 940 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035,.Москва, Ж-35 Раушская наб., д.4/5

Филиал ППП"Патент", г.ужгород,ул.Проектная,4