Преобразователь двоичного кода вдвоично-десятичный код

 

ОП ИСАНИЕ изоврвткния, 849199

Союз Советскик

Социалистических

Республик

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ . (61) Дополнительное к авт. свид-ву (5i)M. К,.3 (22) Заявлено 16. 11. 79 (2! ) 2842075/18-24 с присоединением заявки М

G F 5/02

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет

Опубликовано 230781. Бюллетень No 27

Дата опубликования описания 23. 07. 81 (53) УДК 681 325 (088.8) (72) Автор изобретения

А.И. Донченко

f, l

4 4.у м . * F г;, >

1 (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА .

В ДВОИЧНО-ДЕСЯТИЧНЫИ КОД

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении.двоично-десятичных преобразователей.

Известен преобразователь двоичного кода в двоично-десятичный код градусов и минут, содержащий блок элементов И; первая группа входов которого сбединена с.выходными информационными шинами, вторая группа входов соединена с выходами распределителя импульсов, вход которого соединен с выходом элемента И, первый вход элемента И, соединен с шиной подачи так- 15 товых импульсов (13 .

Наиболеа .близким по технической сущности к предлагаемому является преобразователь двоичного кода в двоично-десятичный код, содержащий 20 группу элементов И, первые входы которых соединены с информационными

Входами преобразователя, распределитель импульсов, шифратор, накопительный сумматор, выходы которого являются информационными выходами преобразователя, а входы соединены с выходами шифратора, входы которого соединены с выходами элементов И группы, вторые входы которых соедиI иены с соответствующими выходами распределителя импульсов, установочный вход распределителя импульсов является входом начальной установки преобразователя (2).

Недостаток известных устройств отсутствие возможности преобразования двоичного кода в двоично-десятичный код градусов и минут.

Цель изобретения — расширение функциональных возможностей, заклю-. чающееся в обеспечении возможности преобразования двоичного кода как в двоично-десятичный, так и в двоичнодесятично-шестидесятиричный код.

Поставленная цель достигается тем, что в преобразователь двоичного кода в двоично-десятичный код, содержащий группу элементов И, первые входы которых соединены с информационными входами преобразователя, распределитель импульсов, шифратор, накапливающий сумматор, выходы которого являются информационными выходами преобразователя; а входы соединены соответственно с выходами шифратора, входы которого соединены соответственно с выходами элементов И группы, вторые входы которых соединены с соответствующими входами распреде849199 лителя импульсов, установочный вход распределителя импульсов является входом начальной установки преобразователя, введей элемент И, а накапливающий сумматор содержит последовательно соединенные комбинационный двоично-десятичный сумматор и комбинационный двоично-шестиричный сумматор, и группу последовательно соединенных комбинационных двоично-деся-. тичных сумматоров, коммутатор и регистр, информационные входы которого соединены с выходами комбинационных двоично-десятичных сумматоров и выходом комбинационного двоично-шести ричного сумматора, тактовый вход регистра соединен с выходом элемента 15

И и тактовым. входом распределителя импульсов, вход сброса регистра соединен-с входом начальной установки преобразователя, а выходы регистра соединены с входами комбинационных Щ двоично-десятичных сумматоров и входом комбинационного двоично-шестиричного сумматора, выходы переполнения первого комбинационного двоично-десятичного сумматора и двоичношестиричного сумматора соединены с информационными входами коммутатора, управляющий вход которого соединен с управляющими. входами шифратора и преобразователя, а выход коммутатора соединен с входом переполнения второго комбинационного двоично-десятичного сумматора, последний выход распределителя импульсов соединен с первым входом элемента И, второй вход которого является тактовым

3S входом преобразователя.

° На чертеже представлена блок-схема предлагаемого преобразователя.

Преобразователь содержит информационный вход 1, управляющий вход 2, 40 тактовый вход 3, вход 4 начальной установки, группу элементов И 5, шифратор б, элемент И 7,комбинационные двоично-десятичные сумматоры 8-11, комбинационный двоично-шестиричный 4 сумматор 12, распределитель 13 импульсов, коммутатор 14, регистр 15, разряды которого разбиты на пять тетрад, информационные выходы 16, накапливающий сумматор 17.

Распределитель 13 импульсов имеет количество выходов на единицу

-.больше количества разрядов входного двоичного кода и может быть построен на базе сдвигового регистра или двоичного счетчика и дешифратора. Все . выходы распределителя 13 импульсов, за исключением последнего, соединены с соответствующими входами группы элементов И 5. Шифратор 6 служит для формирования двоично -десятичных ко- фф дов весов разрядов преобразуемого кода.

В таблице представлена зависимость выходных кодов шифратора, на выходах i-V от номера опрашиваемого Я разряда входного 12-разрядного двоичного кода при работе в режиме преобразования двоичного кода в двоичнодесятичный код градусов и минут (на выходе 2 шифратора 6:при этом поддерживается сигнал "д") и при работе в режиме преобразования двоичного кода в двоично-десятичный код (на входе 2 поддерживается сигнал "1"). двоично-десятичные сумматоры

8-11, а также двоично-шестиричный сумматор 12 служит для суммирования выходных кодов шифратора 6 с содержимым тетрад регистра 15 на каждом такте преобразования. В случае преобразования двоичного кода в двоично-десятичный код градусов и минут сумматоры 8,12,9,10 и 11 производят суммирование двоично-десятичных кодов единиц минут, десятков минут, единиц, десятков и сотен градусов соответственно. В случае преобразования двоичного кода в двоично-десятичный код числа сумматоры 8-11 производят суммирование двоично-десятичных кодов .единиц, десятков, сотен и тысяч соответственно, а двоично-шестиричный сумматор 12 в работе преобразователя не участвует.

Двоично-десятичные сумматоры 8-11 являются комбинационными устройствами, выходной код которых выражается зависимостью

pg, если Бди < 1001

S + 0110, если So > 1001

1 где S — выходной двоичной десятичный код, S <. — двоичная сумма входных кодов сумматора.

Выходной код двоична-шестиричного сумматора 12, производящего суммирование десятков минут, выражается зависимостью

S,если S . (101

Зов + 010, если 5О > 101

Коммутатор 14 имеет два информационных входа и один управляющий вход.

При " 0" на управляющем входе на. выход коммутатора проходит сигнал с выхода переноса двоично-шестиричного сумматора 12 и при "1" на управляющем входе — сигнал с выхода переноса двоично-десятичного сумматора 8, т.е. двоично-шестиричный сумматор 12 исключается из цепи суммирования.

Рассмотрим работу .преобразователя . на примере преобразования 12-разрядного двоичного кода

На тактовый вход 3 поступает непрерывная последовательность тактовых импульсов, однако они не проходят через элемент И 7 до момента поступления импульса начальной установки на входную шину 4, который произво849199

0О 51

0 11

0000 0101

0000 0000 0000

0000 0000 0000

0000 0000 0000

0000 0000 0000

110 If

0001

0001

0010

0 21

0001

0 42

0100 . 0010

1 24

2в 49

0100

0010

0000 0001

0000 0010

0000

0000

0110

1001

5О 38

0011

1000

0000 0000 0101

11 15 0000 0001 0001

0101

0001

22о30 0000 0010 0010

0011 0000

450

0000

0000

0000 0100 0101

9 00.

0000

0000 1001. 0000 0000

0000

0001 10000 0000

180о дит установку выходов распределителя

13 импульсов, связанных с элементом

И 7 и с входом опроса первого разряда группы элементов 5 И, в состояние

"1", а всех остальных выходов - в состояние "0".. Одновременно производится установка в состояние "0" разрядов регистра 15.

При появлении "1" на выходе распре.<делителя 13 импульсов, связанном с входом элемента И 7, последний начи-. нает пропускать на свой выход тактовые импульсы. Каждый из импульсов производит запись в регистр 15 кода, образовавшегося в результате суммирования кода с выходов шифратора 6 с кодом, хранящимся в регистре 15, !5 и производит сдвиг "1" на следующий выход распределителя 13. Таким об.разом, пройзводится последовательный опрос. состояния всех разрядов входного двоичного кода и суммирование их двоично-десятичных эквивалентов.

После прохождения 12-ro тактового импульса выход распределителя 13 импульсов, связанный со входом элемента И 7, сбрасывается в состояние

"0", и тем самым запрещается прохождение тактовых импульсов через элемент И.7. На этом цикл преобразова ния заканчивается. Двоично-десятичный код, полученный в результате преобразования, снимается с выходов регистра 15.

Время преобразования кода преобразователем можно выразить как

n ° Т где n — количество разрядов входнсн о. кода;

Т - период следования тактовых импульсов.

Погрешность преобразования двоичного кода в двоично-десятичный у ! рассматриваемого преобразователя равна нулю, а погрешность преобразования двоичного кода в двоично-десятичный код градусов и минут колеблется от 0 56" до +1 12", т.е. меньше величины дискрета входного кода(5 16 ).

Предлагаемый преобразователь позволяет значительно сократить количество оборудования в случае необходимости осуществления преобразова-. ния как двоичных кодов угла в двоично-десятичные коды градусов и минут, так и двоичных кодов в двоично-десятичные коды, так как указанные преобразования выполняются одним устройством.

Преимуществом предлагаемого преобразователя кода является также возможность применения в нем интегральных микросхем высокой степени интеграции — четырехразрядных двоичных сумматоров, четырехразрядных и восьмиразрядных универсальных регистров, » то время как в известных устройствах микросхемы высокой степени интеграции не могут быть применены в связи со спецификой их построения.

849199

Продолжение таблицы

Цена разря да мер ашимого ряда

1 1 0000 0000 0000 — 0001

2 2 0000. 0000 0000 — 0010

3 4, 0000 0000, 0000 — 0100 ,4 8 0000 0000 0000 — 1000

5 16 0000 0000 0001 — 0110

6 32 0000 0000 0011 — 0010

7 64, 0000 0000 0110 — 0100

8 128 0000 0001 0010 — 1000

9 256 0000 0010 0101 — 0110

10 512

0000 0101,. 0001 — 0010

11 1024 0001 0000 0010 — 0100

12 2048 0010 0000 0100 — 1000

Кроме того, преобразователь позволяет осуществлять выдачу результата преобразования в последовательном коде в случае применения в качестве выходного регистра универсального сдвигового регистра, способного,работать в режимах параллельной запи си и сдвига информации, что упрощает связь преобразователя с потребителями информации.

Формула изобретения

Преобразователь двоичного кода в 10 двоично-десятичный код, содержащий группу элементов И, первые входы которых соединены с.информационными входами преобразователя, распр еделитель импульсов, шифратор, накапли- 4 веющий сумматор, выходы которого являются информационными выходами преобразователя, а входы соединены соответственно r. выходами шифратора, входы которого соединены соответственно с выходами элементов И rpyanai, вторые .входы которых соединены с соответствующими входами распределителя импульсов, установочный вход распре.делителя импульсов является входом начальной установки преобразователя, отличающийся тем, что, с целью расширения функциональных воэможностей, заключающегося в обеспечении воэможности преобразования как в двоично-десятичный код, так и в двоично-десятично-шестидесятиричный код, в него введен элемент И,а накап-, ливающий .сумматор .содержит последовательно соединенные комбинационный двоично-десятичный сумматор и комбинационный двоично-шестиричный сумматор, и группу последовательно соединенных комбинационных двоично-деся- . тичных сумматоров, коммутатор и регистр, информационные входы которого соединены с выходами комбинационных двоично-десятичных сумматоров и выходом комбинационного двоично-шестиричного сумматора, тактовый вход регистра соецинен с выходом элемента

И и тактовым, входом распределителя импульсов, вход сброса регистра соединен с входом начальной установки преобразователя, а выходы регистра соединены с вхОдами комбинационных двоично-десятичных сумматоров и входом комбинационного двоично-шестиричного сумматора, выходы переполнения первого комбинационного двоичнодесятичного сумматора и двоичношестиричного сумматора соединены с информационными входами коммутатора, управляющий вход которого соединен с управляющими входами шифратора и преобразователя, а выход коммутатора соединен с входом переполнения второго комбинационного двоично-десятичного сумматора, последний выход распределителя имйульсов соединен с первым входом элемента И, второй вход которого является тактовым входом преобразователя.

Источники информации, принятые во внимание.при экспертизе

1. Авторское свидетельство СССР

В 521564, кл. 6 06 F 5/02, 1976.

2. Авторское свидетельство СССР

9 637808,кл.. 0 06 F 5/02, 1974.

849199 у

Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий .

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 6094/63

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4

Составитель N. Аршавский

Редактор С. Родикова ТехредМ,Рейвес Корректор Г. Решетник