Логарифмический усилитель

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

Союз Советскии

Социалистических

Респубаик.(61) Дополнительное и авт. сеид-ву (22) Заявлено 261279 (2!) 2860636/18-24 (51)М. КЛ. с присоединением заявки Но

G 06 С 7/24 (23) Приоритет

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 3007.81. Бюллетень Н9 28

Дата опубликования описания 3007.81

I (53) УДК 681. 335 (О 88.8) (72) Авторизобретения

A.Ï.Ïèëÿåâ (71) Заявитель (54) ЛОГАРИФМИЧЕСКИЙ УСИЛИТЕЛЬ

Изобретение относится к усилительным устройствам с логарифмической амплитудной характеристикой и может быть использовано в аналоговых вычислительных машинах.

Известен логарифмический усилитель, содержащий операционные усилители, логарифмирующие транзисторы, масштабные резисторы 513 . !

Однако это устройство характеризуется сравнительно малой точностью работы.

Наиболее близким к предлагаемому является логарифмический усилитель, содержащий операционный усилитель, 15 логарифмирующий транзистор и масштабные резисторы, инвертирующий вход операционного усилителя соединен со входом. логарифмического усилителя и с коллектором логарифмирующего . 20 транзистора, база которого подключена к шине нулевого потенциала, выход операционного усилителя через первый масштабный резистор присоединен к эмиттеру логарифмирующего транзистора,. который соединен с первой выходной клеммой логарифмйческого усилителя, первый вывод второго масштабного резистора соединен с первым выводом третьего масштабного реэис- 30 тора, второй вывод которого подключен к шине нулевого потенциала 2).

Однако недостатком и этото устройства является малая точность работы вследствие падения напряжения на переходе база-эмиттер логарифмирующего транзистора.

Цель изббретения — повышение точности работы.

Указанная цель достигается тем, что выход операционного усилителя соединен со вторым выводом второго масштабного резистора, первый вывод которого подключен ко второй выходной клемме логарифмического усилителя.. функциональная схема предлагаемого логарифмического усилителя изображена на чертеже.

Устройство содержит операционный усилитель 1, логарифмирующий транзистор 2, первый 3, второй 4 и третий

5 масштабнЫе резисторы, шину 6 нулевого потенциала, вход 7 и первую 8 и вторую 9 выходные клеммы логарифмического усилителя.

Логарифмический усилитель работает следующим образом.

Входной ток поступает на вход 7, вызывая появление на переходе база-

851423

Составитель О. Отраднов

Техред A. Савка Корректор В. Синицкая

Редактор Н.Безродная

Заказ 6361/70 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, lÊ-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. ужгород, ул . Проектная, 4 эмиттер логарифмирующего транзистора, 2 напряженйя, в которое входят две составляющие: первая составляющая пропорциональна логарифму входного тока вторая, вызванная падением

Нацряжения на объемном сопротивлении перехода база-эмиттер логарифмирующего транзистора 2 от протекающего тока, пропорциональна этому току и вносит погрешность в операцию логарифмирования входного тока.

Первый 3, второй 4 и третий 5 масш- о табные резисторы и логарифмирующий транзистор 2 образуют мост. Выходное напряжение снимается с диагонали моста, в другую диагональ которого включен .эквивалентный источник входного 35 тока. Если мост сбалансирован, то вы.ходное напряжение не зависит от падения на объемном сопротивлении перехода база-эмиттер логарифмирующего транзистора 2 и прямо пропорционально 7П входному току.

Благодаря компенсации падения напряжения на переходе база-эмиттер логарифмирующего транзистора 2 повышается точность работы логарифмичес.кого усилителя.

Формула изобретения

Логарифмический усилитель, содержащий операционный усилитель, логаРифмирующий транзистор и масштабные резисторы, инвертирующий вход операционного усилителя соединен со входом логарифмического усилителя и с коллектором логарифмирующего транзистора, база которого подключена к щине нулевого потенциала, выход операционного усилителя через первый масштабный резистор присоединен к эмиттеру логарифмирующего транзистора, который соединен с первой выходной клеммой логарифмического усилителя, первый вывод второго масштабного резистора .соединен с первым выводом третьего масштабного резистора, второй вывод которого подключен к шине нулевого потенциала, о т л и— ч а ю шийся тем, что, с целью повышения точности работы, выход операционного усилителя соединен со вторым выводом второго масштабного. резистора, первый вывод которого подключен ко второй выходной клемме логарифмического усилителя.

Источники информации, принятые во внимание при экспертизе

1. Патент Великобритании 91333287, кл. 5 4 Ь, опублик. 1973.

2. "Е lektronik". tCL8048, t976, August, ч 8, s. 146 (прототип) .