Программируемый делитель частоты
ОП ИСАНИВ
ИЗОВРЕ П! Н ИЯ ,К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советеиин
Сецмапистичесииа
Республик оц871340 (61) Дополнительное к авт. свил-ву й. 799145 (22) Заявлено 24.01.80 (21) 2874121/18 — 21 с присоединением заявки М— (23) Приорнгет—
Опубликовано 07.10.81. Бюллетень р@37 (Sl)N. Кл.
Н 03 К 23/00 Ьеударетваннмй кемнтет
ФФср ае делам нзебрегеннй н етнрьпий (53) УДКб2!.374.4 (088.8) Дата опубликования описания 07.10.81
И. М. Привалов, А. Н. Яковенко и В. П., Казаков
/ (72) Авторы изобретения (71) Заявитель (54) ПЮГРАММИРУЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ
Программируемый делитель частоты относится к устройствам импульсной техники, используемым в радиотехнической аппаратуре различного назначения, в частности, в синтезаторах частот с малым временем перестройки частоты.
Известен программируемый делитель частоты, содержащий М каскадов, каждый из которых состоит из управляемого делителя, блока автономной установки, элемента совпадения, элемента управления и элемента запрета °
Недостатком известного программируемого делителя является то, что он рассчитан на работу только с целочисленными, а не с дробными значениями коэффициентов деления, что затрудняет его использование в синтезаторах частот с малым временем перестройки частоты.
Целью изобретения является расширение функциональных возможностей устройства, путем обеспечения дробного значения коэффициентов деления.
Поставленная цель достигается тем, что в программируемый делитель частоты, содержащий N каскадов, каждый из которых состоит иэ управляемого делителя, блока автономной установки, элемента совпадения, элемента управления н элемента запрета, тактовый вход управляемого делителя соединен с первым входом блока автономной установки, а первый выход — со вторым входом блока автономной установки, выход блока автономной установки предыдущего каскада подключен к третьему входу блока автономной установки последующего каскада и к одному нз входов элемента управления, на второй вход которого подается управляющий сигнал, выход этою элемента управления подключен к установочному входу управляемого делителя, второн выход управляемого делителя через элемент совпадения соединен с тактовым входом уп15 равляемого делителя следующего каскада, инверсный выход блока автономной установки соединен со вторым входом элемента совпа; дення, кроме того, первый вход элемента запрета соединен с выходом блока автономной установки, второй вход — с третьим выходом управляемого делителя, а выход — со вторым входом дополнительного элемента совпадения и с четвертым входом блока ав871340 4!
25 о55 тономной установки, введены накопитель фазы и узел добавления, первый вход которого соединен с тактовым входом управляемого делителя второго каскада, второй вход — с выходом блока автономной установки второго каскада и с первым входом накопителя фазы, на второй вход которого подается управляющий сигнал, выход которого соединен с третьим входом узла добавления, выход которого подключен к третьему входу элемен. та управления первого каскада, к пятому входу блока автономной установки первого каскада и к четвертому входу блока запрета первого каскада, На чертеже представлена схема программируемого делителя частоты.
Устройство-делитель с дробным коэффициентом деления (ДДКД) — содержит N одинаковых каскадов, каждый из которых состоит из управляемого делителя 1 (например, декадного типа), блока 2 автономной установки, элемента 3 совпадения, элемента 4 управления и блока 5 запрета, а также узла 6 добавления и накопителя 7 фазы.
Входом каждого каскада является тактовый вход 8 управляемого делителя 1, соединенный с первым входом блока 2 автономной установки. Выходом каскада служит выход элемента 3 совпадения соединенный со входом 8 следующего каскада.
Входом ДЕД является вход 8 первого каскада, а выходом — выход 9 блока 2 автономной установки любого каскада.
Первый выход 10 управляемого делителя 1 подключен ко второму входу блока 2 автономной установки, а второй выход 11. — к одному из входов элемента 3 совпадения. Выход 9 блока 2 автономной установки предыдущего каскада подключен к третьему входу блока 2 автономной установки последующего каскада, к первому входу блока 5 запрета и к первому входу элемента 4 управления. Третий выход
12 управляемого делителя 1 соединен со вторым входом блока 5 запрета, выход 13 которого подключен ко второму входу элемента 3 совпадения и четвертому входу блока 2 автономной установки. Установочный вход 14 делителя 1 соединен с выходом элемента 4 управления, на второй вход 15 которого подается управляющий потенциал, который может также подводиться и к третьему входу блока запрета, для его включения нли блокировки.
Выход 8 первого каскада,ДДКД соединен с первым входом узла 6 добавления. Выход бл ка 2 автономной установки второго каскада соединен со вторым входом узла 6 добавления и с первым входом накопителя 7 фазы, на второй вход 16 которого подается управляющий потенциал. Выход 17 накопителя 7 фазы под15
50 ключен к третьему входу узла 6 добавления, выход 18 которого соединен с третьим входом элемента 4 управления первого каскада, с четвертым входом 5 запрета первого каскада и с пятым входом блока 2 автономной установки первого каскада.
Устройство работает следующим образом.
Пусть на выходе 17 накопителя 7 фазы действует постоянный логический уровень "0" (в дальнейшем просто "О™ или ."1"), который блокирует узел 6 добавления и на его выходе
18 формируется постоянный уровень "1", т.е. накопитель 7 фазы и узел 6 добавления в этом случае не влияют на работу ДДКД. Пусть также в исходном состоянии на третьем входе блока 2 автономной установки последнего каскада и на третьих входах блоков
5 запрета всех каскадов действует уровень "l разрешающий включение этих блоков. Блоки 2 автономной установки, элементы 4 управления и блоки 5 запрета — выключены, а элементы 3 совпадения — включены: на выходах 9, входах
14 — "0", на выходах 13 — "1". Управляемый делитель .1 последнего каскада находится в состоянии "0". Состояния управляемых делителей 1 остальных каскадов и логические уровни на их выходах 10, ll, 12 — произвольны.
Каждый из N — 1 каскадов начинает работать в режиме постоянного деления частоты входных импульсов в m раз (m — число состояний управляемого делителя). Форма сигналов на их входах 8 повторяет форму импульсов на выходах 11 управляемых делителей 1 предыдущих каскадов и на вход последнего каскада поступают импульсы длительнбстью в m раз больше длительности импульсов на входе первого каскада, которые переводят управляемый делитель 1 N-го каскада в состояние "1", "2" и т.д. С переходом этого управляемого делителя 1 в состояние m — 1 появляется "1 на соответствующих выходах 9, входах 14 и начинается предварительная установка его в состояние
$1,1 . Подготавливается к включению (или включается) блок 5 запрета последнего каскада н снимается запрет на включение блока 2 автономной установки предыдущего (М вЂ” 1)-го каскада.
Аналогичные процессы происходят затем последовательно в (И вЂ” 1)-ом, (1ч — 2)-ом,, первом каскадах после перехода их управляемых делителей в состояние m-l, Завершение предварительной установки управляемых делителей 1 происходит в обратном порядке: от первого каскада к последнемч.
С окончанием тактового импульса на входе первого каскада, соответствующего состоянию
m — 1 его управляемого делителя 1, на выходах
9, входах 14 появляется "0 . Импульс на выходе первого каскада заканчивается. Управляемый делитель 1 переходит в состояние S>. Включа5 871340 6 ется блок 5 запрета. уровень 0" на его выходе отключает блок 2 автономной установки первого каскада от выхода 9 второго каскада и блокирует прохождение сигналов через элемент 3 совпадения. Импульс на входе второго каскада заканчивается, что приводит к завершению предварительной установки управляемого делителя 1 второго каскада в состояние $ и к окончанию импульса на выходе этого каскада. Здесь также включается блок 5 запрета, который отключает блок 2 автономной установки второго каскада от выхода 9 третьего каскада и блокирует прохождение сигналов на вход третьего каскада и т.д, В результате последовательно включаются все блоки 5 запрета.
Выключение блоков 5 запрета происходит после окончания неполного цикла деления упра ляемого делителя 1 соответствующего каскада, когда при переходе его из следующего состояния m — 1 в состояние 0" на выходе 12 формируется сигнал, возвращающий блок 5 запрета в исходное состояние. При этом последовательно снимется затрет на работу элементов 3 совпадения и блоков 2 автономной установки, а ДДКД возвращается в исходное состояние и заканчивается один цикл его деления.
Первый в новом цикле деления импульс на входе. 8 каждого 1-го каскада задерживается на m-$; „! тактовых импульсов, действующих на входе 8 предыдущего каскада. Поэтому, при
М И сохранении начального уровня логическои 1 на выходе 18 узла 6 добавления, коэффициент деления ДДКД является целочисленным и определяется формулой
35 всех каскадов.
На первый вход накопителя 7 фазы поступают импульсы, длительность которых не менее чем в m раэ больше длительности импульсов на входе 8 первого каскада, которые меняют его состояние. Изменение состояния накопителя 7 фазы происходит после окончания импульса на выходе 9 блока 2 автономной установки второго каскада. Прн достижении состояния, заданного управляю щим сигналом на втором входе 16 накопителя
7фазы,,на его выходе 17 формируется уровен
"1.", подготавливающий включение узла 6 додобавления. Включение узла 6 добавления. происходит с появлением положительного фронта первого в новом цикле деления
ДДКД импульса на выходе 8 первого каркаса (входе второго каскада). При этом на выхо— коэффициенты разложения целого числа по основанию m. где а
Величина и порядок отсчета коэффициентов деления определяется управляющими потенциалами на входах 15 элементов управления 4
15 в20
50 ре 18 узла 6 добавления появляется уровень
"0", который подготавливает управляемый делитель 1 первого каскада к установке в состояние m — 1 по третьему входу элемента 4 управления независимо от управляющего потенциала по входу 15 и снимает блокировку с блока 5 запрета первого каскада по его четвертому входу на время работы узла 6 добавления, если блок 5 запрета был заблокирован управляющим потенциалом, подаваемым на его третий вход. Кроме того сигнал с выхода !8 узла 6 добавления воздействует на пятый вход блока
2 автономной установки первого каскада и снимает запрет иа его включение.
После перехода управляемого делителя 1 перво-
ro каскада в состояние m — 1, элементы всех каскадов работают в последовательности, описанной выше, так как с окончанием первого импульса в данном цикле деления ДДКД„на выходе первого каскада узел б добавления возвращается в исходное состояние и на его выходе появляется 1 . При этом появление второго импульса в этом цикле деления ДДКД на выхо. де 8 первого каскада задерживается на один период частоты следования импульсов на входе
ДНКД, а коэффициент деления К ДДКД увеличивается на единицу (К, = К, + 1).
По окончании цикла деления ДДКД иа выходе 9 блока 2 автономной установки второго каскада заканчивается очередной импульс, который переводит накопитель 7 фазы в следующее состояние. л
Если накопитель 7 фазы в соответствии с управляющим сигналом остается в исходном состоянии, то следующий цикл деления ДДКД также произойдет с коэффициентом деления К .
Иначе, уровень на выходе 17 накопителя 7 фазы переходит в "0" н коэффициент деления
RHKH в последующих циклах будет равен К1.
В исходное состояние накопитель 7 фазы возвращается через число импульсов, поступивших на его первый вход (число циклов работы 1ч каскадов jU1KH) равное интервалу усоепнения
L=m где К вЂ” целое число.
Количество интервалов r с уровнем "!" и их длительность q (в циклах работы ДДКД), где j 1, 2, ... на выходе 17 накопителя 7 фазы определяется конкретным алгоритмом его работы, а средний коэффициент деления 0 устройства за интервал усреднения L, равен
87
Таким образом, введение узла 6 добавления .и накопителя 7 фазы в программируемый деJIHTeJlb частоты, позволяет получать не только целые, но н дробные значения коэффициента деления устройства.
Использование предлагаемого программируемого делителя частоты в сравнении с известными программируемыми делителями частоты с дробным коэффициентом деления позволит сократить габариты и вес цифровой части устройств синтеза частот, а, следовательно, и устройств синтезатора в целом, так как узел 6 добавления и накопитель 7 фазы в данном устройстве управляются сигналами, длительность импульсов которых не менее чем в m раэ превышает. длительности импульсов, поступающих на тактовый вход устройства и, следовательно, узел 6 добавления и накопитель 7 фазы могут быть выполнены на элементах, обладающих меньшим быстродействием н допускающих большую плотность интеграции.
1340
Формула изобретения
Программируемый делитель частоты по авт.св. и 799145, отличающийся тем, что, с целью расширения функциональных возможностей устройства, путем обеспечения дробного значения коэффициентов деления, в него введены накопитель фазы и узел добавления, первый вход которого соединен с тактовым входом управляемого делителя второго каскада, второй вход — с выходом блока автономной установки второго каскада и с первым входом накопителя фазы, на второй вход которого подается управляющий сигнал, выход котоpqro соединен с третьим входом узла добавления, выход которого подключен к третьему входу.элемента управления первого каскада к пятому входу блока автономной установки первого каскада и к четвертому входу блока запрета первого каскада.
