Устройство для синхронизации по циклам

 

Союз Советских

Социалистичесмин

Реслублик 1

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 17.08.79 (21) 281387L/18-09 с присоединением заявки №вЂ” (23) Приоритет— (51) И.К .

Н 04 L 7/08

Генуднретненнмй кемнтет

СССР

Опубликовано 15.10.81. Бюллетень № 38

Дата опубликования описания 25.10.81 (53) УДК 621.394..662 (088.8) не делам нзебретеннй и нтнрмтий (72) Авторы изобретения

И. В. Мареев, Д. В. Моисеев и С. В. Тю (71) Заявитель (54) УСТРОИСТВО ДЛЯ СИНХРОНИЗАЦИИ ПО ЦИКЛАМ

Изобретение относится к связи и может использоваться в приемных устройствах синхронизации по циклам систем передачи дискретной информации.

Известно устройство для синхронизации по циклам, содержащее последовательно соединенные дешифратор синхрогруппы, элемент ИЛИ, регистр сдвига, и дешифратор заданного состояния, и счетчик циклов (1).

Однако известное устройство имеет сравнительно невысокую помехоустойчивость.

Целью изобретения является повышение помехоустойчивости.

Цель достигается тем, что в устройстве выход регистра сдвига подключен к другому входу элемента ИЛИ, выход дешифратора заданного состояния подключен к входам .«Сброс» регистра сдвига и счетчика циклов, причем на счетные входы дешифратора синхрогруппы и счетчика циклов и на тактовый вход, регистра сдвига подана последовательность тактовых импульсов.

На чертеже приведена структурная электрическая схема предложенного устройства.

Устройство для синхронизации по циклам содержит дешифратор 1 синхрогруппы, эле2 мент ИЛИ 2, регистр 3 сдвига, дешифратор 4 заданного состояния и счетчик 5 циклов.

Устройство работает следующим образом.

Импульсно-кодовый, сигнал поступает на вход дешифратора 1, который при получении комбинации типа синхрогруппы (мар5 кера) генерирует на выходе отклик в виде

«единичного» импульса, поступающего через элемент ИЛИ 2 на вход регистра 3 и записываемого в его первом разряде. На тактовый вход регистра 3 поступает последовательность тактовых импульсов, которые продвигают записанную в регистр 3»единицу».

Поскольку длина цикла синхронизации равна и разрядам, а длина регистра 3 равна (n — 1) разрядам, то через цикл первая записанная в регистр 3 «единица», пройдя с выхода регистра 3 через элемент ИЛИ 2 на его вход, оказывается во втором разряде регистра. Если эта первая «единица» соответствует истинной синхрогруппе, то через цикл на этой же позиции цикла появляется второй истинный отклик, и в первый разряд

20 регистра 3 записывается соответствующая ему «единица». Теперь по региетру 3 двигаются две «единицы» подряд. Таким образом, если отклик на синхрогруппу с выхода

873445

Формула изобретения

Составитель Е. Петрова

Редактор Т. Веселова Техред А. Бойкас Корректор Е. Рошко

Заказ 9078 85 Тираж 70l Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», r. Ужгород, ул. Проектная, 4 дешифратора 1 появляется регулярно на одной и той же позиции цикла, то в первых разрядах регистра 3 подряд записываются

«единицы». Ложным откликам соответствуют случайно распределенные по регистру 3

«единицы». Дешифратор 4 выдает сигнал, когда на выходах первых разрядов регистра 3 появляется требуемое число «единиц», расположенных в порядке и количестве, определяемыми решающим правилом вхождения в синхронизм. Обычно принято считать, что синхронизм найден, если на одной и той же позиции цикла подряд зарегистрировано заданное число откликов. Сигнал с выхода дешифратора 4 поступает на вход

«Сброс» регистра 3 и на вход «Сброс» счетчика 5, на счетный вход которого поступают тактовые импульсы. В результате действия этого сигнала регистр 3 обнуляется и накопление «единиц» в нем начинается сначала, а счетчик 5 фазируется, после чего на выход устройства начинают регулярно поступать импульсы цикловой синхронизации. Последующие сигналы с выхода дешифратора 4 подтверждают фазу начальной установки счетчика 5.

Предложенное устройство обеспечивает поиск синхронизма с накоплением и заломинанием временного положения откликов по всей длине цикла, что дает возможность сократить время вхождения устройства в синхронизм и тем самым повысить его помехоустойчивость.

Устройство для синхронизации по циклам, содержащее последовательно соединенные дешифратор синхрогруппы, элемент ИЛИ, регистр сдвига и дешифратор заданного

-состояния, и счетчик циклов, отличающееся тем, что, с целью повышения помехоустойчивости, выход регистра сдвига подключен к другому входу элемента ИЛИ, выход дешифратора заданного состояния подключен к входам «Сброс» регистра сдвига и счетчика циклов, причем на счетные входы дешифратора синхрогруппы и счетчика циклов и на тактовый вход регистра сдвига подана

20 последовательность тактовых импульсов.

Источники информации, принятые во .внимание при экспертизе

l. Авторское свидетельство СССР № 578670, кл. Н 04 L 7/08, 1976 (прототип).