Устройство для контроля электрических параметров цифровых узлов

 

Союз Советских

Соцналмстмческнх

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

« >907556 (6l ) Дополнительное к авт. свнд-ву (22) Заявлено 17,07. 80 (2() 2961653/18-24 с присоединением заявки,%— (23) Приоритет

Опубликовано 23.02.82. Бктллетень № 7 (51)М. Кл.

G 06 F 15/46

Зеоударотееииый комитет

СССР

601 R 31/28 пв делам иаобретеиий и открытий (5З} УДК 621...396.6 (088. 8) Дата опубликования описания 25.02.82 (72) Авторы изобретения

I0. С. Рябус и Ю. A. Безбородьк (7t) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЭЛЕКТРИЧЕСКИХ

ПАРАМЕТРОВ ЦИФРОВЫХ УЗЛОВ

Изобретение относится к вычислительной и контрольно-измерительной технике и может быть использовано при разработке автоматизированных систем контроля цифровых узлов различной радиоэлектронной аппаратуры.

Известна система контроля цифровых узлов АТ6 -960, содержащая управляющую вычислительную машину, соединенную с устройством ввода-вывода и через устройство управления с устройством функ10 циональной проверки, подключенным к объекту контроля, а также коммутаторы„ блоки измерителей, источники питания и блоки управления, причем устройство

15 функциональной проверки содержит блоки согласования, состоящие из регистра установок, компараторов и ключей.

Однако эта система характеризуется повышенной сложностью и обладает ограниченным быстродействием (1 .

Наиболее близкой по технической cym ности к изобретению является система для контроля .электрических параметров цифровых узлов, содержащая вычислитель, блок ввода-вывода, блок сопряжения, блоки согласования, блок управления, цифроаналоговые преобразователи, блоки памяти, элементы И, компараторы, регистры установок и коммутаторы j2) .

Недостатком известной системы являются ограниченные функциональные возможности, обусловленные тем, что в этой системе для организации диагностики неисправностей цифровых узлов (поиск отказавших элементов узлов с заданной глубиной поиска) необходимо составлять проверочные тесты, диагностируюшие неисправность, которые требуют дополнительного объема памяти на несколько порядков большего, чем объем памяти, . необходимых для хранения проверочных тестов, обнаруживающих неисправность на выходах цифровых узлов, что делает диагностику неисправностей невозможной.

Кроме того, известная система не позволяет задавать на входы многоуровневых цифровых узлов стимулирующие сиг907556

3 палы (либо сигналы реакций), которые имеют вид непрерывных ступенчатых функпий сложной формы с временем переключения программируемых уровней, не превышающим 10-20 нс, так как выходом системы является выход цифро-ана» лового преобразователя, при программировании которого нарушается непрерывность формируемых им сигналов и который имеет ограниченное быстродействие. 0

Цель изобретения — расширение функ-, циональных возможностей устройства.

Поставленная цель достигается тем, что в устройство для контроля электрических параметров цифровых узлов, со- 15 держащее блоки согласования по числу контролируемых параметров, блок программируемых источников питания, выход которого соединен с первыми входами блоков согласования, блок управления, сое- щ0 диненный первым входом и выходом соответственно с выходом и входом блока сопряжения, а вторым и третьим выходами соответственно с управляющими входами блока программируемых источников питания и блока измерителей, информационный выход которого подключен ко второму входу блока управления, вычислитель и блок ввода-вывода, соединенные входами и выходами с соответствующими 30 выходами и входами блоками сопряжения, второй ахоп каждого блока согласования соединен с четвертым выходом блока управления, первые выходы и третьи входы блоков согласования соединены с соответ35 ствуюшими выходами и входами устройства, причем каждый блок согласования содержит регистр уставок, подключенный первым и вторым входами соответственно к первым входам коммутатора и компара40 тора, второй вход которого подключен к первому выходу коммутатора, второй и третий входы которого соединены соответственно с первым и третьим входами блока согласования, а второй выход - с

45 первым выходом блока согласования, первый вход регистра установок соединен с первым входом блока согласования, второй вход которого соединен со вторым входом регистра уставок, с первыми входами первых элементов И и третьим вхо- 5

50 дом компаратора, выход которого соединен со вторым выходом блока согласования, третий выход регистра уставок соединен со вторыми входами первых элементов И, выходы которых соединены со, входами блока памяти, выход первого цифро-аналового преобразователя соединен с четвертым входом компаратора, 4 введены блок диагностики и блок анализа, а в каждый блок согласования введены аналоговый ключ, второй цифро-аналоговый преобразователь, счетный триггер, второй элемент И и элемент ИЛИ, причем четвертый выход блока управления соединен с первыми входами блока ана- . лиза н блока диагностики, первый, второй выходы и второй вход которого соединены соответственно с четвертыми, пятыми и третьими выходами блоков согла-! сования, вход прерываний вычислителя соединен с выходом блока анализа, второй вход которого соединен с третьим выходом б .ока диагностики, четвертые н вторые выходы блоков согласования соединены соответственно с входом блока измерителей и с третьим входом блока управления, а в каждом блоке согласова» ния четвертый вход соединен с третьими инверсными входами первых элементов И и с первым входом второго элемента И, второй вход которого соединен с пятым входом блока согласования, а выход - с первым входом элемента ИЛИ, выход блока памяти соединен со вторым входом элемента ИЛИ, выход которого соединен с управляющим входом аналогового ключа, четвертый выход регистра уставок соединен со входом первого цифро-аналогового преобразователя, выход которого соединен с первым информационным входом аналогового ключа, пятый выход регистра уста вох соединен со входом второго цифро-аналогового преобразователя, выход которого соединен с пятым входом ком паратора и со вторым информационным входом аналогового ключа, соединенного выходом. с четвертым входом коммутатора, первый и третий выходы которого соединены соответственно с третьим и четвертым выходами блока согласоваяия, а также тем, что блок диагностики содержит регистры адресов входов и выхо дов, дешифратор канала, триггер и мультиплексор, причем входы регистров адресов входов и выходов соединены с первым входом блока диагностики и входом триггера состояния, выход которого соединен со вторым входом блока диагностики, выход регистра адреса входов соединен со входом дешифратора канала, выход которого соединен с первым выходом блока диагностики, вьщод регистра адреса. выходов соединен с первым управляющим входом мультиплексора, второй информационный вход которого соединен со вторым входом блока диагностики, а выход —.с третьим выходом бло5 9075 ка диагностики, и тем, что блок анализа содержит элемент сравнения, регистр сигнатуры неисправного контакта, регистр диагностических сигнатур и сигчатурный анализатор, первый вход которого соединен со вторым входом блока анализа, первый выход — с первыми входами регистра сигнатуры неисправного контакта и регистра диагностических сигнатур, выходы которых соединены соответствен- 10 но с первым и вторым входами элемента сравнения, выход которого соединен с выходом блока анализа, первый вход которого соединен со вторыми входами сигнатурного анализатора, регистра сиг- 15 натуры неисправного контакта и регистра диагностических сигнатур.

На фиг. 1 приведена блок-схема устройства для контроля электрических параметров цифровых узлов; на фиг. 2 — вре- 2о менная диаграмма работы устройства в режиме формирования стимулирующих сигналов (либо сигналов реакции контролируемого объекта) в виде ступенчатых функций сложной формы с временем пере- 25 ключения программируемых уровней, не превышающим 10-20 нс; на фиг. 3 — логическая схема цифрового узла.

Устройство содержит вычислитель i, блок-2 сопряжения, блок 3 ввода-вывода, Зо блок 4 управления, блок 5 измерителей, блок 6 программируемых источников питания, блок 7 диагностики, блок 8 анализа и блоки 9 согласования, регистр 10 уставок, первые элементы И 11, компаратор 12, коммутатор 13, первый 14 и второй 15 цифро-аналоговые преобразователи, аналоговый ключ 16, объект 17 контроля, регистр 18 адреса входов, регистр 1 9 адреса выходов, триггер 20, второй элемент И 21, элемент ИЛИ 22, счетный триггер 23, блок 24 памяти, дешифратор 25 канала, мультиплексор 26, сигнатурный анализатор 27, регистр 28 сигнатуры неисправного контакта, регистр 4

29 диагностических сигнатур, элемент

30 сравнения.

Логическая схема цифрового узла (фиг. 3) содержит, например, элементы

31-41 и имеющего восемь входов Х1...

Х8 и два выхода У1, У2. На выходе элемента 35 данной схемы имеется неисправность типа конституэнта «1», а выходы элементов 37 и 39 закорочены

55 в точке А, образуя искусственную схему монтажное ИЛИ.

Устройство. работает следующим образом.

56 6

Работа устройства осуществляется в двух режимах. В первом режиме осуществляется проверка объекта 17 контроля на правильность функционирования по методу

"Годен"/"Негоден", при этом применяются проверочные тесты, обнаруживающие неисправность на выходных контактах ооъекта контроля. Во втором режиме осуществляется автоматический поиск множеств трасс неисправностей от неисправных выходных контактов объекта контроля к входным контактам, при этом используется программа проверки, в которой применяются те же тестовые наборы, что и в программе проверки первого этапа. При этом обнаруживают неисправности типа замыкание логических цепей с корпусом (конституэнта 0"), обрыв логических цепей или замыкание с шиной питания (конституэнта "1 ") и замыкание логических цепей между собой.

В первом режиме по команде оператора осуществляется автоматический поиск программы проверки объекта 17 контроля, подключенного к устройству. Программа проверки выбранного объекта 17 контроля, хранящаяся на внешнем носителе, вводится в вычислитель 1 через блок 3 ввода-вывода и блок 2 сопряжения. После этого по команде оператора вьиислитель

l (в соответствии с введенной в него программой контроля) осуществляет программирование блока 5 измерителей, при этом вычислитель 1 выдает команды управления, которые через блок 2 сопряжения и блок 4 управления поступают в блок 5 измерителей, входы которого (в соответствии с командами управления)

4одключаются к выходам соответствующих коммутаторов 13, выбранных программно вычислителем 1 из множества блоков 9 согласования. С помощью вычислителя 1 осуществляется перебор и последовательное подключение входов и выходов объекта 1 контроля к измерителю входных токов в блоке 5, коммутация входных, выходных и питающих цепей при контроле токов потребления. Вычислитель

1 организует с помощью блока 5 .измерителей цикл измерения токов потребления н сравнение их с заранее заданной величиной. При несовпадении измеряемой и заданной величины тока блок 5 изме рителей вырабатывает сигнал "Негоден, 1 который поступает через блок 4 управления в вычислитель 1, а из него на блок

3 вывода и далее на регистрацию. Если все измеряемые токи в норме, то разрешается дальнейшее прохождение команд

907556 программы. Далее вычислитель 1 осуществляет программирование блоков 9 согласования и блока 6. Программирование блоков 9 согласования осуществляется следующим образом: вычислитель 1 через блок 2 сопряжения и блок 4 управления Но информационной магистрали выдает коды управления, которые фиксирует регистр 10 уставок, определяя состояние элементов блоков 9 согласования, а именно, коммутатора 13, компаратора

12, двух цифро-аналоговых преобразователей 14 и 15, которые преобразуют коды, поступающие с регистра 10 уставок в аналоговые уровни. Для двухуровневых цифровых узлов программирование преобразователей 14 и 15 вычислитель 1 осуществляет один раз перед началом проверки объекта 17 контроля, при этом аналоговые уровни преобразователей 14 2о и 15 устанавливаются равными соответственно уровням логической "1 и 0" для данного объекта 17 контроля и не из-.геняются до конца проверки. Для многоуровневых цифровых узлов, стимулирую- 25 щие сигналы (либо сигналы реакций) которых должны быть заданы в виде непрерывных ступенчатых функций сложной формы (фиг. 2), программирование преобразователей 14 и 15 во время проверки зО объекта контроля происходит несколько раз в зависимости от формы требуемой ступенчатой функции. В зависимости от управляющих сигналов, поступающих с регистра 10 уставок, коммутатор 13 подключает к объекту 17 контроля либо сигнальный вход компаратора 12, либо

1выход аналоговог о ключа 1 6. Соответственно данный блок согласования в дальнейшем (до перепрограммирования) осушест- 4О впяет,пибо контроль сигнала, либо его генерирование. После этого вычислитель

1 через блок 2 сопряжения и блок 4 управления и через элементы И 11 соответствугощих блоков 9 сог ласования, вы» 45 бираемых пз их множества для данной проверки, осуществляет последовательную запись информации, соответствующей испытательной программе контроля, в блох

24 памяти всех выбранных блоков 9 согласования. Блок 24 памяти представляет собой, например, ОЗУ с произвольной выборкой. Вследствие того, что выход блока 24 памяти соединен со входом счетного триггера 23, информация в

55 ячейки блока 24 памяти записывается в виде знакоперемен, т.е. в ячейки памяти с адресами, соответствующими номерам тестовых наборов, на которых должно произойти изменение состояния, записываются ед шицы, остальные ячейки находятся в нулевом состоянии. Для двухуровневых цифровых узлов 17 изменение состояния это переход из состояния 1 в "0 или 0" в 1, а для многоуровневых узлов со ступенчатой формой входных (выходных) сигналов это переход на новый уровень (фиг. 2). Программирование и подключение источников блока 6 к соответствующим контактам объекта

17 контроля происходит в следующем порядке. Вычислитель 1 выдает команды управления, которые через блок 2 сопряжения и б-ок 4 управления поступают на информационный вход блоха 6, где в соответствии с этими командами осуществляется подключение входов коммутаторов

13, соответствующих блоков 9 согласования к шинам питания блока 6, потенциал на которых также программируется по командам от вычислителя 1. После этого на первые входы регистров 10 уставок выбранных блоков 9 согцасования поступает от вычислителя 1 команда, которая формирует на первых выходах регистра 10 уставок потенциалы, поступающие на первые входы коммутаторов 13 и разрешающие подачу питания на входы объекта 17 контроля.

Проверка объекта 17 контроля осуществляется путем циклического формирования стимулирующих воздействий и оценки его реакций. В течение каждого цикла контроля вычислитель 1 через блок 2 сопряжения, бд ;< 4 управления и элементы И 11 подае параллельно на все блоки 24 памяти выбранных блоков

9 согласования управляющие команды (адреса), в результате чего коды знакоперемен, записанные в определенном поле блока 24 памяти, поступают на вход счетного триггера 23. Счетный триггер

23 преобразует последовательность знакоперемен в реальный тестовый сигнал, который через схему ИЛИ 22 поступает на управляющий вход аналового ключа

16 (фпг. 2). В зависимости от входного сигнала (логического 0" или логичес кой "1") на управляющем входеаналогового ключа 16 он пропускает на выход или аналоговый уровень от преобразователя

14, или аналоговый уровень от преобразователя 15.

Зти уровни с выхода аналогового ключа

16 через коммутатор 13 поступают на входы объекта 1 7 контроля. Фронты уровпей сигналсв, поступающих на входы объ907 »; (>

10 екта 17 к< итр> ля, иределяк>тся быс>родействием аналогового ключа 16 и ири использовании для его изготовления современной элементной базы имеют величину порядка 10-20 нс. Ранее запрограммированные блоки 9 согласования, осуществляют контроль реакций. Уровни с преобразователей 14 и 15 сравниваются посредством компараторов 1 2 с сигналом реакции, поступающим через комму- 10 татор 13 с объекта 17 контроля. Результат сравнения поступает с выходов компараторов 12 выбранных блоков 9 согласования на вход блока 4 управления. При наличии хотя бы в одном из 15 выбранных блоков согласования несовпадения требуемой реакции с реальным выходным сигналом блок 4 управления останавливает программу проверки, определяет номера неисправных контактов и вы- 2о дает данные о них через блок 2 сопряжения в вычислитель 1, который по мере необходимости выдает эти данные на блок 3 вывода для регистрации. Если на следуюшем цикле проверки необходимо 25 перейти на новый уровень по входу или выходу объекта 17 контроля для цифровых узлов со ступенчатой формой входных (выходных) сигналов, то вычислитель 1 перепрограммирует информационный преобразователь, который в данный момент отключен от входов объекта 17 контроля или который не использовался в предыдушем цикле для задания требуемой реакции (фиг. 2). После этого вычислитель 1 организует следуюший цикл проверки. Аналогично осугцествляются последующие t4 циклов контроля.

В результате проверки объекта 17 контроля в первом режиме определяются номера как на каждом тестовом наборе, так и на всем множестве Й тестовых наборов. Информация о номерах неисправных выходных контактов записывается в определенную зону оперативной памяти вычислителя 1 и в дальнейшем используется (как исходные данные) в программе проверки второго режима. В этой же зоне оперативной памяти вычислителя 1 находится информация о группах входных контактов, имеюших логическую связь с выходными контактами, которая заносится в эту область . блоком 3 с внешнего носителя в момент

55 ввода программ проверки данного объекта

17 контроля. Множество Q âõoäíûx контактов, имеющих логическую связь с )—

ым выходным контактом, зависит от дерева логического графа объекта контроля, а множество N групп 3, определяется количеством выходных контактов ОК. Òaким образом, в результате проверки объекта контроля в первом режиме определяется подмножество Р групп Я„ из полного множества М групп. Подмножество

Р определяетск количеством неисправны. выходных контактов.

Во втором режиме, если есть хотя бы один неисправный контакт (результат проверки объекта контроля на первом этапе"Негоден ), по команде от вычислителя

1 запускается программа поиска трасс неисправностей. Вычислитель 1 выдает адрес -ro неисправного контакта из подмножества Р, который поступает по информационной магистрали в блок 7 диагностики на вход регистра 19 адреса выходов, с выхода которого код адреса поступает на упраъляюший вход мультиплексора 26, который подключает выбранный

-ый выходной контакт объекта контроля ко входу сигнатурного анализатора.

Далее вычислитель 1 запускает программу проверки первого режима без остановки после каждого тестового набора д»я анализа результатов контроля. На вход объекта 17 контроля аналогично первому режиму поступают входные тестовые наборы, которые генерируют иа выходных контактах объекта 17 ко>ггроля конечную последогательность сигналов (ответных реакций), которые сигнатурный анализатор 27 преобразует в код сигнатур. После выдачи всех тестовых наборов на вход объекта

17 контроля вычислитель 1 выдает ко4 манду на регистр >8, при этом в него с выхода сигнатурного анализатора 27 записывается значение кода сигнатуры для выбранного > -го неисправного выходного контакта объекта 17 контроля.

Значение кода сигнатуры для -го контакта может бьггь любым и зависит от типа и места неисправности внутри обч екта 17 контроля. После этого вычислитель выдает код адреса первого 3 -го входного контакта пз множества Q„. который поступает по информационной магистрали в блок 7 диагностики на вход регистра 18 адреса входов, с выхода которого код адреса поступает на вход дешифратора канала 25, который формирует на своем >зыходе сигнал, поступающий на вход . .:лементов И 11 и И 21

> -го блока 9 согласования, при этом запрещается прохождение команд управления от вычислигеля 1 на вход блока

24 памяти и разрешается прохождение

907556 на управляющий вход ацалогового ключа

16 уровней сигнаЛов с выхода блока

7 диагностики от триггера 20, который в данный момент находится в любом состоянии. Далее вычислитель 1 снова запускает программу проверки первого режима. В этом случае будут генерироваться по всем входам, кроме выбранного 1 -го. те же входные последовательности, что и в предыдущем случае. При этом, если на трассе от входного )-го до выходного 1 -го контакта нет неис правностей, то в спгнатурном анализаторе 27 будет зафиксирован код сигнатуры отличный от предыдущего, так как на .! -ом входном контакте присутствует постоянный уровень сигнала, вместо ранее подаваемой на пего последовательности сигналов, а если на этой трассе имеется одна пли несколько логических неисправностей типа констнтуэнта "0" или констцтуэнта "1 ", то в сигнатурном анализаторе 27 оудет зафиксирован код сигнатуры, равный предыдущему, так как отключен e J-го входа объекта 17 в

20 случае отсутствия сходящихся разветвлений в дереве логического графа множества 8,1 не приведет к изменению выходной последовательности на гыходе 4 -гo flan исправного контакга. После этого вычисли-30 тель 1 выдает команду на регистр 29, при этом в него с выхода сигцатурного анализатора 2 7 заносится -нач ени е кода диагностической сигнатуры 3 -гo входного контакта. Если сигнатура < -гo неисправного контакта и диагностическая сигнатура -го входного контакта равны, то срабатывает элемент 30 сравнения и с его выхода на вычислитель 1 поступает сигнал прерывания, который сигнализирует вычислителю 1 о наличии неисправности на проверяемой трассе. После перебора всех Bxoäïûõ контактов множества Qj для выходного, -го неисправного кснтакта вычислитель 1 заносит в регистр 28 адрес следующего неисправного контакта, для которого проводятся те же операции, что и для <-ro неисправного контакта, с целью выявленич трасс непспраьностей и т.д., пока не будут обработаны все подмножества Р выходных неисправных контактов. После этого вы числитель 1 запус= кает программу, определяющую отсутствие замыканий между собой логических цепей внутри объекта 17 контроля. При этом определяется отсутствие замыканий между трассами как внутри самих групп Q„ „ так и между трассами различных групп Ц всего подмножества Р.

Алгоритм работы устройства в этом случае будет следующим.

По команде от вычислителя 1 (аналогично опис. нному выше) выбирается 1—

ый выходной контакт, который через мультиплексор 26 подключается ко входу сигнатурного анализатора 27, а потом выбирается один из входных контак- ов который принадлежит ооъединению множеств входных контактов (; всех подмножеств Р, т.е. Э(-У ЯгКПо команде от Ь вычислителя 1, поступающей по информационной магистрали на вход блока 7 диагностики, триггер 20 устанавливается з состояние"0". Далее вычислитель 1 запускает программу проверки первого этапа и по окончании цикла выдачи всех тестовых наборов на входы объекта 17 организует запись значения кода сигнатуры сигнатурного анализатора 27 в регистр 28, при этом код сигнатуры может быть любым и зависит от типа и места не.=правности внутри объекта 17 контроля.

После этого вычислитель 1 устанавливает триггер 20 в состояние "1" и снова запускает программу проверки первого режима, после чего организует запись значения вновь полученного кода сигнатуры в регистр 29. Если коды сигнатур совпали, то нет замыканий трассы от выходного 1 -го контакта до 7 -го входного контакта (трасса ) с остальными трассами от выходных 1 -ых контактов до всего множества К входных контактов, если коды сигнатур различны, то замыкание имеет мес.о. Это объясняется тем, что при замыкании двух различных внутренних точек на дереве логического графа (фиг, 3, точка A) образуется схема монтажное ИЛИ, при этом, если подавать на вход одной из перемкнутых трасс последовательность сигналов, opI анизуемой программой проверки первого этапа, а на вход другой поочередно подавать сначала уровень логического "0", потом уровень логической "1", то в одном случае эта последовательность будет проходить на выход схемы, а в другом случае будет запрещаться постоянным уровнем логического "0" на выходе, искусственно созданной схемы монтажное ИЛИ. Уровень сигнала (логический "0 или "1") на входе I -го входного контакта, при котором искусственно созданная схема монтажное ИЛИ запрещает сигналы с других входов, имеющих логическую связь с выходом схемы ИЛИ, зависит от количества инвертирующих элементов ОК, находящихся на трассе от входного 3 -ro

907556 контакта до выхода схемы монтажное ИЛИ.

При несовпадении кодов сигнатур элемент

30 сравнения вырабатывает сигнал прерывания, который поступает на вход вычислителя 1 и сигнализирует о наличии S замыкания проверяемой трассы 3« с остальными трассами от множества К входных контактов до всего подмножества P выходных контактов. Потом выбирается спедукппий выходной контакт из нодмножества P выходных контактов, для которого повторяются те же операции, с целью определения замыкания, между остальны» ми трассами и т.д., пока не будут проверены на отсутствие замыканий все трассы « между множеством К входных контактов и подмножеством P выходных контактов.

Так как в случае замыканий между трассами внутри объекта 17 наличие этих замыканий определяется дважды, что вытекает из алгоритма проверки, то вычислитель 1, используя эти данные, а также исходную информацию о подмножествах Р выходных неисправных контактов и соответствующих им множествам входных контактов 0«, идентифицирует номера замкнутых трасс как внутри групп Я„, так и номера замкнутых трасс различных групп 64 всего подмножества P. На этом заканчивается программа проверки второ- 30, го этапа, при этом вычислитель 1 через блок 2 сопряжения выдает на блок 3 вывода следую«пую информацию на регистрацию: номера трасс неисправностей («омер выходного неисправного контакта и номер одного или нескольких входных контактов на трассе между которыми есть неисправность) в количестве P штук, информацию об отсутствии замыканий внутри логических цепей объекта 17 контро- 4о ля, а если есть замыкания, то информацию о номерах трасс, имеющих замыкания как внутри групп 9, так и между трассами различных групп.

Устройство для контроля электрических параметров цифровых узлов, содержа- щее блоки согласования по числу контролируемых параметров, блок программируемых источников питания, выход которого соединен с первыми входами блоков согласования, блок управления, соединенный первым входом и первым выходом соответственно с выходом и входом блока сопряжения,.а вторым и третьим выходами соответственно с управляющими входами блока программируемых источников питания и блока измерителей, информа- ционный выход которого подключен ко второму входу блока управления, вычисли45

На примере, приведенном иа фиг. 2, видно, что при проверке данкой логической схемы в первом режиме контроля определяются два выходных неисправных контакта У 1 H У2, которые о««ределяют зо подмножество P для данного примера.

Входы Х1, Х2, ХЗ, Х4, Х5, Х6 принадлежат множеству входных контактов

Q для выходного неисправного контакта

У1, а входы Х5, Х7, Х8 щлпыдлежат множеству входных контактов Яй для выходного неисправного контакта У2.

Во втором-режиме определяются трассы неисправностей У1-ХЗ, У1-Х4, У1-Х5, У2-Х5, У2-Х6, У2-Х7, У2-Х8 и выявляются трассы имеющие замыкания:

Х6-У1 с Х5-У1, Х7-У2 с Х8-У2, Х5У2 с Х6-У1, Х7-У2 с XG-У1, Х8-У2 с Х6-У1. Сопоставляя логическую схему с полученными данными, определяют область, где находится неисправность. Комбинация трасс неиснравностей У1-ХЗ, У1-К4 и У1-Х5 возможна только яри наличии на выходе элемента 35 неисправности типа конституэнта 0" или конституэнта 1 . .Выше приведенные комбинации замкнутых трасс возможны только при наличии замыкания входа или выхода элемента 37 с входом или выходом элемента 40. В данном спучае осуществляется диагностика неисправности внутри цифрового узла с глубиной поиска до элемента схемы без привлечения дополнительной вычислительной мощности вычислителя 1 и без доступа к внутренним точкам логической схемы.

Таким образом, введение в систему блока 7 диагностики и блока 8 анализа, а в каждый блок согласования аналогового ключа 16 второго цифрового преобразователя 15, счетного триггера 23, элемента 21 и элемента ИЛИ 22позволяет задавать на входы многоуровневых цифровых узлов стимулирующие сигналы {либо сигналы реакций) в виде непрерывных ступенчатых функций сложной формы с временем переключения программируемых уровней, не превышающем 10-20 нс, а также осуществлять диагностику неисправностей цифровых узлов без привлечения дополнительной вычислительной мощности вычислителя 1, что расширяет функциональные возможности устройства.

Формула изобретения

9OV556

Источники информации, принятые во внимание при экспертизе

1. Электроника. 1972, ¹ 21, с. 45-54.

2. Авторское свидетельство СССР по заявке № 2845909, кл. 5 06 F 15/46, 1979 (прототип). тель EE блок ввода-вывода, соединетптые входами и выходами с соответствующими выходами и входами блока сопряжения, второй вход каждого блока согласования соединен с четвертым выходом блока уп- % равленыя, первые выходы и третьи входы блоков согласования соединены с соответствующпми выходами и входами устройства, причем каждый блок согласования содержит регистр уставок, ттодключенный первым и вторым выходами соответственно к первым входам коммутатора и компаратора, второй вход которого подключен к первому выходу коммутатора, второй и третий входы которого соединены соответ- т ствепно с первым и третьим входами блока согласования, а второй выход — с перHELM выходом бттока согласования, первый вход рет истра уставок соединен с первым входом блока согласоваттия, второй вход 20 которого соединен со вторым входом регистра уставок, с первыми входами первых элементов И и с третьим входом компаратора, выход которого соединен со вторым выходом блока согласования, тре- 25 тий выход регистра уставок соедиттатт со вторыми входами псрвых элементов И, выходы которых соедттттеньт со входами блока памяти, выход первого цпфро-аналогового преобразователя соединен с чет- тт вертым входом ксмпаратора, о т л и ч а ю щ е е с я тем, что, с целью рас— щирения фупкцпональ ых возможностей, в него введены блок диагностики и блок анализа, а в каждый блок согласования дополтпттельно введены аналоговый кттюч, второй цифро-аналоговый преобразователь, счетный триггер, второй элемент И и элемент ИЛИ, причем четвертый выход блока уттравлеттия соедтптеп с первыми входами блока анализа т. блока диагностики, первый, второй вткодтт и второй вход которого соедпнетты соответственно с четвертьтмтт1 пятыми входами и третьтт» ми выходами блоков согласования, вход прерьтганий вычислителя соединен с выходом блока анализа, второй вход которого соединен с третьим выходом блока диагностики, четвертые и вторые выходы блоков согласования соедттттеньт соответственно с входом блока измерителей и с третьим входом блока управления, а в каждом блоке согласования четвертый вход соединен с третьимп инверсными входами первых элементов И и с первым входом второго злеметтта И, второй вход кОторогО сОединеп с пятым вхОдОм бЛОка согласования, а выход:- с первътм входом элемента ИЛИ, выход блока памяти соединен со входом счетного триггера, выход которого соединен со вторым входом элемента ИЛИ, выход которого соединен с управлятощим входом аналогового ключа, четвертый выход регистра уставок соединен со входом первого цифроаналогового преобразователя, выход которого соединен с первым информацт:онным входом аналогового ключа, пятый выход регистра уставок соединен со входом второго цифро-аналогового преобразователя, выход которого соединен с пятым входом компаратора и со вторым информационным входом аналогового ключа, соединенного выходом с четвертым входом коммутатора, первый и третий выходы которого соединены соответственно с третьим и четвертым выходами блока согласоваттия, причем блок диагностики содержит регистры адресов входов и выходов, дешифратор канала, триггер и мультиплексор, причем входы регисгров адресов входов и выходов соединены с первым входом блока диагттостикй и входом триггера, выход которого соединен со вторым входом блока диагностики, выход регистра адресов входов соединен со входом дешифратора канала, выход которого соединен с первым выходом блока диагностики, выход регистра адресов выходов соединен с первым управляющим входом мультиттлексора, второй информационный вход которого соединен со вторым входом блока диагностики, а выход— с третьим выходом блока диагностики, а блок анализа содержит элемент сравнения, регистр сттгпатуры неисправного контакта, регистр диагностических сигнатур и сигнатурный анализатор, первый вход которого соединен со вторым входом блока ана»» лиза, первый выход — с первыми входами регистра сигнатуры неисправного контакта и регистра диагностических сигнатур, выходы которых соединены, соответственно с первым и вторым входами элемента сраьнения, выход которого соединен с выходом блока анализа, первый вход которого соединен со вторыми входами сигнатурттого анализатора, регистра сигнатуры неисправного контакта и регистра дттагттостическты сигнатур.

907556 йы

@4Л Уф

Удаи ц ю f5

L/þûÌ

iтрофыи

Х1 Х2 l3 Х

Составитель В. Дворкин

Редактор В. Лазаренко Техред А.Бабинец Корректор Н. Швыдкая

Закаэ 592/58 Тираж 732 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

V8r

reweu&w южа /б

УАя ажзяжоЖч

an n /

Филиал ППП "Патент, r. Ужгород, ул. Проектная, 4

Й ра а,муаюерьуру Ымм àðaграючиюФаьыд 4(4/7 Уф

Qu+na лроораютри/а/аж,4П 15