Параллельный накапливающий сумматор

 

ОП ИСАНИЕ

ИЗОВРЕТЕН ИЯ

Союз Советски к

Соцнапнстнческнк

Республик и 911517

К АВТОУСХОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свнд-ву (22) Заявлено 27. 09 ° 79 (2l ) 2826271/18-24 с прнсоединепнем заявки М (23) Приоритет

Опубликовано 07.03.82. Бюллетень М 9

Дата опубликования описания 07.03.82 (51)М. Кл, G 06 F 7/50

УЬвуаврстюа4 кюмвтет

CCCP ае дзватт кзабрвтеккй в еткрыткй (53) УДК 681 325. . 5 (088. 8) (72) Авторы изобретения

6.И. Власов, Ю.ф. Иотиенко и А.А. Паске (7l) Заявитель (54) ПАРАЛЛЕЛЬНЫЙ НАКАПЛИВАЮЩИЙ СУИИАТОР

Изобретение относится к цифровой вычислительной технике и предназначается для использования в составе цифровых вычислительных машин и устройств.

Известны сумматоры параллельного действия накапливающего типа, содержащее триггерные регистры, выполненные на основе однотактных триггеров со счетными входами, схемы сквозного переноса, схемы группового ускорения переноса, логические элементы И, ИЛИ и шины управления работой сумматора Г1 1.

Наиболее близким к предлагаемому устройству является сумматор параллельного действия, содержащий триггерный накапливающий регистр, триг- . герный приемный регистр, элементы И, ИЛИ, причем в каждом разряде единичный выход триггера приемного регистра подключен к первым входам первого и второго элементов И, ко второму входу второго элемента И подключена шина разрешения выдачи кода из приемного регистра, а выход его соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, первый вход которого подключен к выходу переноса из младшего разряда, а второй - к шине разрешения сложения, выход первого элемента ИЛИ подключен к счетному входу триггера

10 накапливающего регистра, а единичныи выход триггера накапливающего регистра подключен к первому входу четвертого элемвнта И, ко второму входу которого поДключена шина разрешения

15 приема кода в приемный регистр из накапливающего регистра, выход этого элемента И подключен к единичному входу триггера приемного регистра, 20 нулевой выход триггера накапливающего регистра подключен к первому сходу второго элемента ИЛИ, второй вход которого связан с шиной переноса из младшего разряда, а выход соединен

3 911 1 со вторым входом первого элемента И, выход которого является выходом переноса иэ данного разряда 1 2 .

Этот сумматор лишен недостатков широко применяемых сумматоров параллельного действия накапливающего типа, вызванных необходимостью включения на вход счетного триггера элементов временной задержки сигналов, что снижает быстродействие работы tO сумматоров, усложняет его схему и увеличивает объем оборудования.

В известном сумматоре исключены, элементы задержки и повышено быстро действие работы. Однако выполнение пересюлки кода из накапливающего регистра в приемный регистр, необходимое для разрешения распространения сигнала переноса, снижает его быстродействие.

Цель изобретения - повышение быстродействия.

Указанная .цель достигается тем, что параллельный накапливающий сум25 матор, содержащий в каждом разряде триггер, счетный триггер, четыре элемента И и два элемента ИЛИ,причем выход триггера соединен с первым входом первого элемента И, выход которого подключен к первому входу

36 первого элемента ЪЛИ, второй вход которого соединен с выходом второго элемента И, а выход подключен ко входу счетного триггера, нулевой выход которого соединен с первым входом второго элемента ИЛИ, а единичный выход — с первым входом третьего элемента И, выход которого соединен со входом триггера, второй вход второго элемента ИЛИ соединен с первым входом второго элемента И и входом переноса в данный разряд сумматора, выход второго элемента 9РИ соединен с первым входом четвертого элемента И, выход которого является выходом переноса из данного разряда, вторые входы nepsoro, второго и третьего элементов И соединены с соответствующими управляющими шинами сумматора, он содержит узлы группового переноса и элементы ИЛИ, входы каждого из которых соединены с выходом соответствующего узла группового переноса и выходом переноса старшего разряда соответствующей группы разрядов сумматора, а выход соединен с первым входом последующего узла групnoaoro переноса, остальные входы каж7 ф дого узла группового переноса соединены с выходами триггеров разрядов соответствующей группы, выход каж-. дого узла группового переноса соеди-. нен с третьим входом второго элемента ИЛИ старшего разряда соответствующей группы,и, кроме того, в каждый разряд сумматора введен третий элемент ИЛИ, входы которого соединены со входом и выходом триггера соответствующего разряда, а выход подключен ко второму входу четвертого элемента И.

На чертеже представлена функциональная схема двух разрядов сумматора.

Каждый разряд сумматора содержит элементы ИЛИ 1, И 2, ИЛИ 3, счетный триггер 4, элементы ИЛИ 5, И 6, И 7, триггер 8, элемент И 9.

Каждая группа разрядов сумматора содержит узел 10 группового переноса и элемент ИЛИ 11. Выход узла

l0 является выходом 12 rpynnoeoro переноса, который вместе с выходом

13 переноса старшего разряда группы разрядов сумматора поступает в последующую группу разрядов сумматора.

Управляющие шины, 14 и 16 управляют работой сумматора.

Нулевой выход триггера 4 подключен к входу элемента ИЛИ 1. Единичный выход триггера 4 соединен с первым входом,элемента И 9. Второй вход элемента И 9 подключен к шине 16,а выход элемента И 9 соединен с единичным входом триггера 8 и первым входом элемента ИЛИ 3. Единичный выход триггера 8 соединен с выходами И 6, ИЛИ 3 и с входом узла 1О группового переноса. Выход элемента ИЛИ 3 подключен к первому входу элемента И 2.

Второй вход элемента И 2 соединен с выходом элемента ИЛИ 1, ко второму входу которого подключен выход, 13 переноса предыдущего разряда сумматора, третий вход элемента ИЛИ 1 старшего разряда группы разрядов сумматора соединен с выходом узла

10. Выход 13 переноса предыдущего разряда также подключен к первому входу элемента И 7, второй вход элемента И 7 соединен с шиной 15.

Второй вход элемента И 6 соединен с шиной 14. Выходы лементов И 6 и

7 подключены к входам элемента ИЛИ 5, выход которого соединен со счетным входом триггера 4.

5

Рассмотрим работу сумматора при выполнении операции сложения двух чисел, представленных в двоичном коде. Будем считать, что к-д первого слагаемого хранится в триггерах

4, а код второго слагаемого - в триггерах 8.

llo первому временному такту (t<) выполняется элементарная операция первого сложения по модулю два.

Для выполнения этой операции на шину 14 подается исполнительный импульс. Если в триггере 8 хранится ,код "1", то исполнительный импульс по цепи элементов И 6, ИЛИ 5 поступит на счетный вход триггера 4 и произведет инвертирование кода, хранящегося.в этом триггере до поступления импульса на шину 14. Если в триггере 8 хранится код "0", то состояние триггера 4 по первому временному такту не меняется.

По второму временному такту (t2) результат первого сложения по модулю два, хранящийся в триггере 4, пересылается в триггер 8. В результате пересылки кода, хранящегося в триг- . гере 4, через элемент И 9 на единичный вход триггера 8 происходит нало" жение (логическое сложение) кода второго слагаемого и. результата сложения кодов по модулю два. Указанная элементарная операция необходима для обеспечения распространения сигнала переноса в сторону старших разрядов.

С целью ускорения момента начала распространения сигнала переноса еще до,переключения: триггера 8 в единичное состояние, в каждом разряде сум,матора единичный вход триггера 8 соединен через элемент ИЛИ 3 с вхо- дом элемента И 2. Тем самым обеспечивается распространение сигнала сквозного переноса практически сразу же после начала второго временного такта. Временная задержка начала формирования переноса равна и - временной задержке сигнала одного логического элемента И. Если узлы 10 группового ускорения переноса обеспечивают распространение сигнала переноса за время С щР < 4- С14, где t - -длительность исполнительного импульса, равная времени надежного переключения триггеров сумматора; р — временная задержка одного логического элемента И, 911517 6 то время распространения переноса можно совместить с пересылкой кода из триггеров 4 в триггере 8 (из накапливающего регистра в приемный регистр).

В данном сумматоре формирование сквозного переноса осуществляется в соответствии с логическим соотношением

Р„. = (Р„. + VB ) (А„VB t ), где Р„ - перенос, поступивший из младшего разряда, 15

В - код в триггерах 4 (на4 капливающего регистра);

A4 - код в триггерах 8 (приемного регистра);

- второй временной такт.

По третьему йременному такту,(t ) выполняется второе сложение по модулю два. Для выполнения, этой элементарной операции на шину 15 подается исполнительный импульс. В тех разря" дах сумматора, куда поступил сигнал сквозного переноса, исполнительный импульс по. цепи элементов И 7, ИЛИ.

5 поступит на счетный вход триггера

4 и проинвертирует его состояние.

Если в данный разряд сумматора не поступил сигнал переноса, то состояние триггера 4 не изменяется.

Работа сумматора описывается следующими логическими соотношениями:

S (В, ®А.) t4, 3s S (Sq VA ) tg, Р4 = (Рн4 тВ4) (AiV8jtu)

S; = (Я,ЮР4+,, ), где S . - результат первого

4 сложения по модулю два

- (полусумма) в том разряде, S . - результат наложения .кодов,.хранящихся в накапливающем и. прием45 ном регистрах. — результат второго сложения по модулю два (сумма), — временные такты, по которым выполняются элементарные операции.

Операция вычитания кодов выполняется аналогично операции сложения. Отличие состоит только в том, . что до первого временного такта состояние триггеров 8 (приемного регистра) инвертируется (схема не приводится).

7 9 l 1517 8

Предлагаемый сумматор требует элемента И, а выход подключен Ко на выполнение операции сложения толь- входу счетного триггера, нулевой ко трех временных тактов, а в извест- выход которого соединен с первым вхоном (при введении узлов группового дом второго элемента ИЛИ, а единичпереноса) практически при том же 3 ный выход " с первым входом третьего обьеме оборудования для той же опе- элемента И, выход которого соединен рации требуется время, равное четы- со входом триггера, второй вход вторем временным тактам. Повышение рого элемента ИЛИ соединен с первым быстродействия достигается за счет входом второго элемента И и входом совмещения операций пересылки кодов 0 переноса В данный разряд сумматора и распространения сигнала перено- выход второго элемента ИЛИ соединен с первым входом четвертого элеменКроме того, усовершенствование та И, выход которого является выхосумматора обеспечивает начало фор- дом переноса из данного разряда, мирования и распространения сигнала 15 вторые входы первого, второго и переноса практически сразу же после третьего элементов И соединены с совыполнения элементарной операции ответствующими управляющими шинами первого сложения по модулю два. сумматора, отличающийся

К особенностям данного сумматора тем, что, с целью повышения быстроследует отнести управление работой 20 действия, сумматор содержит узлы . узлами группового переноса единичны группового переноса и элементы ИЛИ, входы каждого из которых соединены с выходом соответствующего узла группового переноса и выходом переноса старшего разряда соответствующей группы разрядов сумматора, а выход ми выходами триггеров приемного регистра. При этом снижается нагрузка на триггеры накапливающего регистра, что в общем случае ведет к некоторому снижению времени его переклю1S

Формула изобретения

Параллельный накапливающий сумматор, содержащий в каждом разряде триггер, счетный триггер, четыре элемента И и два элемента ИЛИ,причем выход триггера соединен с первым 4> входом первого элемента И, выход которого подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом второго

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

IIII 238890, кл. G 06 Р 7/50, 1968.

2. Авторское свидетельство СССР

N 531157, кл..G 06 F 7/50 1974 (прототип). чения, т.е. к повышению быстродей" ствия. Кроме того, повышается эффективность работы схем группового ускорения переносов эа счет выполнения элементарной операции логического наложения кодов, хранящихся в накапливающем и приемном регистрах, так как вероятность появления кода

"1" в двух триггерах одного и того же разряда в два раза выше, чем в

Зэ одном триггере накапливающего регистра. соединен с первым входом последующего узла группового переноса, остальные входы каждого узла группового переноса, остальные входы каждого узла группового переноса соединены с выходами триггеров разрядов соответствующей группы, выход каждого узла группового переноса соединен с третьим входом второго элемента ИЛИ старшего разряда соответствующей группы, и, .кроме того, в каждый разряд сумматора введен третий элемент ИЛИ, входы которого соединены со входом и выходом триггера соответствующего разряда, а выход подключен ко второму входу четвертого элемента И.

911517

Заказ 1129/40

Тираж 732 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", г. Ужгород, ул, Проектная,4

Составитель В. Березкин

Редактор А. Фролова Техред А,Ач Корректор Ю. Макаренко