Устройство для программного управления

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соеетскин

Социвпистическик респубпик (и>920637

l

Ъ (61),Пополиительное к авт. свид-sy (22)Заявлено 12.03.80 (21) 2893645/18-24 (53)M. Кд.

Q 05 8 19/18 с присоединением заявки ра йвудврвтввнныФ квинтвт

СССР (23) приоритет на двнвм нзвбрвтвннй н отнрытнй

Опубликовано 15.04.82. Бюллетень Рй 14 (53) УД9(62-503. .55 (088.8) Дата опубликования описания 15. 04. 82

А.Л.Белогорский, В.Н.Тычиник, Е.Э.Байрак и Р.З.Бураканов (72) А вторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УПРАВЛЕНИЯ

Изобретение относится к автоматике и вычислительной технике, B частности к автоматизации производственныхх процессов для позиционного программного управления рабочими органами станков.

Известно устройство для программного управления, содержащее последова1ельно соединенные блок ввода, блок буферной памяти, интерполятор и привод, причем интерполятор соединен с генератором импульсов (13.

Наиболее близким по технической сущности к изобретению является устройство для программного управления, содержащее генератор импульсов, датчики изменения нагрузки, выт ходами соединенные с коммутаторами, а также последовательно соединенные блок ввода программы, блок декодирования и интерполятор, а.также первый и второй блоки управления шаговыми двигателями (2).

Известные уст ройс1ва позволяют обрабатывать запрограммированные отрезки с заранее заданными скоростями движения исполнительного механизма. При этом величина скоS рости движения определяется частотой управляющих импульсов, поступающих на шаговые двигатели. Однако в режиме работы шагового двигателя под нагрузкой значение его частоты приемистости определяется характеристиками нагрузки: моментом на" грузки, моментом инерции нагрузки и т.п. Отсюда следует, что любые изменения в процессе работы например, подключение или отключение вспомогательных механизмов приводят к существенному изменению и значению частоты приемистости шагового двигателя. В известных устройствах данное изменение частоты приемистости учитывается только лишь программным заданием частоты управляющих импульсов отдельно для

920637 каждого от резка. Кроме тогo эти устройства не позволяют независимо от программы осуществить в процессе работы изменение величины скорости движения исполнительного механизма (по обеим или одной из двух координат), необходимые для проведения различного рода наладочных операций. Таким образом, известные устройства обладают недостаточными 10 функциональными возможнос ями.

Цель изобретения — расширение области применения, Цель достигается тем, что в устройство для программного управления, д содержащее генератор импульсов, датчики нагрузки, выходами соединенные с коммутаторами, вторые входы которых подключены к выходам пульта управления и последовательно 20 соединенные блок ввода программы, блок декодирования и интерполят ор, а также первый и второй блоки управления шаговыми двигателями, введены первый и второй блоки регули- 2S рования частоты и логический блок, первыми входами соединенный с первыми выходами интерполятора, вторыми входами - с первыми выходами первого и второго блоков регулирования 30 частоты, BTopble выходы которых подключены соответственно ко входам первого и второго блоков управления шаговыми двигателями, первые выходы логического блока соединены с первыми входами первого и второго блоков регулирования частоты, второй выход логического блока подключен к первым входам интерполятора и ко входу блока ввода программы, вторые входы первого и второго блоков регулирования частоты соединены со вторыми выходами интерполятора, а третьи входы — с выходами коммутаfo ра. 4$

Блок регулирования частоты содержит первый элемент задержки, последовательно соединенные первый элемент И, элемент ИЛИ, второй элемент И, второй элемент задержки, счетчик импульсов и первый триггер, а также последоват ельно соединенные тречий элемент И, третий элемент задержки, второй триггер и четвертый элемент И, выходом соединенные со вторым выходом блока, выход элемента ИЛИ подключен к первому входу трет ьего элемента И, второй вход которого соединен с первым выходом второго триггера, второй выход которого подключен ко второму входу второго элемента И, выход которого соединен со вторым входом первого триггера, выходом подключенного к первому выходу блока, второй вход счет чика импульсов соединен с первым входом блока, а второй выход счетчика импульсов - со вторым входом элемента ИЛИ, выход третьего элемента И через первый элемен задержки подключен ко второму входу второго триггера, первый и второй входы перваго элемента И соеДинены соответственно с первыми входами блока.

Кроме акогo логический блок содержит последовательно соединенные триггер и элемент И, а также последовательно соединенные элемен ИЛИ, элемент И и элемент задержки, выходом подключенный к первому входу триггера, второй выход которого соединен с первым выходом блока, первый вход элемента ИЛИ соединен с первым входом блока и вторым входом триггера, второй и третий входы — со вторыми входами блока, а второй и третий входы второго элемента И подключены ко вторым входам блока, выход второго элемента И соединен с вы-ходом блока.

На фиг. I представлена блок- схеМа устройства; на фиг.2 — схемы координатного блока регулирования частоты и блока связи..

Устройство содержит блока ввода программы 1, блок декодирования 2, интерполятор 3, включающий координатные блоки буферной памяти 4, блоки 5 оперативной памяти и блок 6 делителей частоты,генератор 7 импульсов,блоки 8 регулирования частоты, логический 9 блок, блоки 10 управления шаговыми двигателями, шаговые двигатели 11, коммутаторы 12, датчики изменения 13 нагрузки и пульт 14. Блок регулирования частоты содержит фиг.2) элемент И 15, элемент ИЛИ 16, второй 17 и третий 18 элементы И, первый элемент задержки

l9, первый триггер 20, регулируемый элемент задержки 21, четвертый элемент И 22, второй элемент задержки

23, счетчик импульсов 24 и второй триггер 2 . Логический блок содержит триггер 26, элемент ИЛИ 27, первый элемент И 28, элемент задержки 29 и второй элемент И 30.

920637

Устройство работает следующим образом.

Информация из блока ввода программы 1 поступает в блок декодирования 2 и затем записывается в блоки 4 буферной памяти интерполятора 3. После обработки исполнительным механизмом предыдущего перемещения с выхода 1 блока 9 выдается сигнал "Конец полной отработки", по которому информация с блока 4 поступает в блоки 5 и вновь подключается блок ввода программы 1, Генератор импульсов 7 выдает импульсы на блок 6, который опрашивает блоки 5.

Выходные сигналы данных. блоков через блоки 8 поступают на блоки 10 управления шаговыми двигателями и двигатели 11,отрабатывают заданное перемещение, по окончании отработки которого блок 9 вновь выдает сигнал " Конец полной отработки". В процессе выполнения заданного перемещения блоки 8 производят автоматическую регулировку частоты управляющих импульсов, поступающих на блоки 10 управления шаговыми двига-: телями. Для этого импульсы, поступающие на блоки 8 с блоков 5, через. элемент И 15, открытый сигналом с инверсного выхода триггера 26 логического блока, подаются íà weмент ИЛИ 16. Частота импульсов задается равной максимальному возможному значению частоты приемистости шагового двигателя (или даже может быть больше этой частоты). Первый импульс с элемента ИЛИ 16 через элемент И 17, открытый сигналом с инверсного выхода триггера 20, проходит для отработки на блок 10. Этот же импульс через элемент И 18 и элемент задержки 19 (причем задержки импульса) переключает триггер 20, запрещая 1ем самым прохождение следующих импульсов через элементы И

17 и 18, а через регулируемый элемент задержки 21, управляемый через коммутаторы 12 датчиками изменения нагрузки 13, обнуляем затем этот триггер, возвращая схему в исходное состояние. Если время включенно" го состояния (от начального момента обнуления) триггера 20 меньше периода следования импульсов с блоков 5, то следующий импульс через элемент 17 вновь проходит на отработку и снова переключает триггер ZD.

1аким образом, на выход блоков 8 (выход 1) проходит частота, поступающая на входы этих блоков. В конце отработки заданного отрезка блок делителей частоты 6 вырабатывает сигнал, который через элементы ИЛИ 27 и 28, открытый инверсный выходом триггера 25, поступает на блок ввода программы 1 и блоки буферной памяти, производя смену информации. Включение и обнуление триггера 26 в этом случае несущественно. Если же в процессе о1 работки происходит изменение (увеличение нагрузки), то датчики 13 через комму" таторы 12 увеличивают время задержки сигнала элементами 21, т.е. и время включенного состояния триггеров

20. Когда это время становится больше периода следования импульсов с блоков 5, все импульсы, поступающие с элемента ИЛИ 16 в момент включенного состояния 1риггера 20, не проходят через закрытые элементы И 17 и 18, а через открытый прямым выходом триггера 20 элемент И 22 и-эле-. мент задержки 23 подаются в счетчик импульсов 24. При этом первый же из таких импульсов переключает

ЗО триггер 25, запрещая прохождение сигнала с блока делителей частоты через элемент И 28.

Таким образом на выход блоков 8 . поступаю только те импульсы, кото рые подаются с элемента ИЛИ 16 в моменты выключенного состояния 1риггеров 20, а все остальные импульсы запоминаются в счетчиках импульсов

24. Когда на входы блоков 8 поступят все импульсы, число которых со" ответствует заданному перемещению, блок делителей частоты 6 выдает сигнал, прохождение которого через элемент И 28 запрещено триггером 25.

Этот же сигнал переключает триггер

26, запрещая прохождение импульсов с блока 5 через элемент И 15 и разрешая поступление частоты с генератора импульсов 7 на счетчик 24 (через элемент И 30) . Счетчик 24 через элемент ИЛИ 16 начинает выдавать импульсы на элемент И 17, 18 и 22, т.е. схема работает аналогично случаю прохождения импульсов с блоков оперативной памяти. При этом импульсы, поступающие со счетчика в момент включенного состояния триггера 20, вновь запоминается в этом счетчике

920б37 (элемент задержки 23 исключает возможность состязаний).

При последующей отработке всех импульсов, заполненных в счетчике, он вырабатывает сигнал нулевого состояния, который обнуляет триггер

25 и через элементы ИЛИ 27 и И 28 поступает как сигнал "Конец полной отработкин на блок ввода программы и блоки буферной -памяти. Этот же сигнал обнуляет триггер 26 (через элемент задержки 29), возвращая блоки 8 и 9 в исходное состояние. При этом если по одной координате отработка всех запомненных. импульсов произошла, а по другой еще не закончена, то сигнал "Конец полной отработ кин появится на выходе блока 9 только в конце отработки второй координаты.

Таким образом. частота на выходе блоков 8 определяется только величиной.нагрузки (т.е. частотой приемистости шагового двигателя), и так как частота с блоков 5 задает ся равной максимально возможному значению частоты приемистости, а опрос счетчиков производится частотой генератора импульсов, то частота управляющих импульсов на блоки 10 соответствует максимальному текущему значению частоты приемистости. Точность позиционирования при этом сохраняе rсЪ, так как на выход блоков 8 выдается такое же количество импульсов, которое поступило на входы этих блоков, При необходимости ручного задания частоты управляющих импульсов, управление регулируемыми элементами задержки 21 производится с пульта 14.

Введение координатных блоков регулирования частоты, логического блока позволяет при изменениях нагрузки повысить быстродействие устройства при полном исключении потери точности позиционирования, а

Tàêæå расширить его область применения за счет изменения частоты управляющих импульсов (по одной или по обеим сразу координатам) с пульта ручного управления для проведения различного рода наладочных работ. формула изобретения

1. Устройство для программного управления, содержащее генератор импульсов, да1 чики нагрузки, выходами соединенные с коммут а1 орами, управляющие входы которых подключены к выходам пульта управления, и последовательно соединенные блок авода программы„. блок декодирования и интерполятор, а также первый и второй блоки управления шаговыми двигателями, о т л и ч а ю щ е е

10 с я тем, что, с целью расширения области применения уст ройст ва, в

50 него введены первый и второй блоки регулирования частоты и логический блок, певыми входами соединенный с первыми выходами интерполятора, вторыми входами - с первыми выходами первого и второго блоков регулирования часто1ы, вторые выходы которых подключены соответственно к входам первого и второго блоков управления шаговыми двигателями, первые выходы логического блока соединены c ..первыми входами первого и второго блоков регулирования частоты, второй выход логического блока подключен к первым входам интерполятора и к входу блока авода программы, вторые входы первого и второго блоков регулирования частоты соединены с вторыми выходами интерполятора, а третьи входы — с выходами коммутатора.

2. Уст ройство по и. 1, о т л и ч а ю щ е е с я тем, что блок регулирования частоты содержит первый элемент задержки, последовательно соединенные первый элемент И, элемент ИЛИ, второй элемент И, второй элемент задержки, счетчик импульсов и первый триггер, а также последовательно соединенные третий элемент И, третий элемент задержки, второй триггер .и четвертый элемент И, выходом соединенный с вторым выходом блока, выход элемента ИЛИ подключен к первому входу третьего элемента И, второй вход которого соединен с первым выходом второго триггера, второй Bbl ход которого подключен к второму входу второго элемен1а И,выход которого соединен с вторым входом первого триггера, выходом подключенного к первому выходу блока, второй вход счетчика импульсов соединен с первым входом

5 блока, а второй выход счетчика им- . пульсов — с вторым входом элемента ИЛИ, выход третьего элемента И через первый элемент задержки подключен к второму входу второго триг920637

10 гера, первый и второй входы первого элемента И соединены соответ ственно с первыми входами блока, 3. Устройство по и. 1, о л и ч а ю щ е е с я тем, что логический блок содержит последовательно соединенные триггер и элемент И, а также последовательно соединенные элемент ИЛИ, элемент И и элемент задержки, выходом подключенный к первому входу триггера, второй выход которого соединен с первым выходом блока, первый вход элемен-. та ИЛИ соединен с первым входом блока и вторым входом триггера, второй и т ретий входы - с вторыми входами блока, а второй и третий вхо" ды второго элемента И подключены к вторым входам блока, выход второго элемента И соединен с выходом блоКВ °

Источники информации, принятые во внимание при экспертизе о 1. Авторское свидетельство СССР и 485419, кл. ч 05 В 19/18, 1973.

2. Авторское свидетельство СССР

t 543921,кл. 4 05 8 19/18,1975 прототип

920637

Составитель И.Швец

Техред N, Кастелевич Корректор Ю.Макаренко

Редактор М.Товтин

Заказ 2339/52 Тираж 908 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4