Микропрограммное устройство управления

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социапистичесиих

Рес ублик

vii940158 (6) ) Дополнительное к авт. саид-ву (22) Заявлено 24. 12. 80 (21) 3222669/18-24 с присоелинением заявки № (23) П риоритет (5! )М. Кл .

G 06 F 9/22

1веударетвппЫ квинтет

СССР ае авван взвврвтевкв и втхрытвв

Опубликовано 30 ° 06. 82. Бюллетень № 24

Дата опубликования описания 02. 07. 82 (53) У@К 681. 326 (088,8) (72) Авторы изобретения

В.П. Беркович, В.И. Монахов, В.А. Белов и С.В, Русак (71) Заявитель (4) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

Изобретение относится к вычисли-тельной технике и может быть исполь- зовано для микропрограммного управления процессором вычислительной системы с совмещенным выполнением команд.

Известно устройство управления, которое применяется в процессоре модели 85 вычислительной системы fBH/

/360. Устройство управляет тремя уровнями выполнения команд в процессоре, причем только на одном уровне производится микропрограммное управление (1 ).

Наиболее близким по технической сущности к предлагаемому является микропрограммное устройство управления, содержащее блок памяти микропрограмм, регистр микрокоманд, регистр адреса, группу элементов ИЛИ, три группы элементов И, регистры кода щ операции первой и второй команды, узел модификации адреса, управляющий вход которого подключен к управляюще:му входу устройства, выходы блока па2 мяти микропрограмм подключены к вхо)дам регистра микрокоманды, выходы трех rpynn элементов И через последовательно соединенную группу элементов ИЛИ и регистр адреса соединены с входом блока памяти микропрограмм, первые входы первой группы элементов И соединены с выходом регистра кода операции первой команды, пер вые входы второй группы элементов И соединены с выходом регистра кода операции второй команды.

Микропрограммное устройство управления управляет тремя уровнями выполнения команды путем разделения функций управления между двумя блоками памяти микропрограмм. Действия, связанные с модификацией адресов one" рандов, управляются микрокомандами дополнительного блока памяти микрокоманд, а действия над операндами управляются микрокомандами основного блока памяти микрокоманд $2).

1$

2$

3$ ю

3 94

Недостатком известного устройства является избыточность оборудования, а именно наличие двух блоков памяти микропрограмм.

Цель изобретения - уменьшение оборудования.

Указанная цель достигается тем, что микропрограммное устройство управления, содержащее блок памяти микропрограмм, выход которого соединен с входом регистра микрокоманд, выходы выборки типов микрокоманд которого подключены к первым входам элементов И первой, второй и третьей

rpynn соответственно, выходы элементов И первой группы соединены с первыми входами элементов ИЛИ группы, вторые входы которых соединены с выМодами элементов И второй группы, вторые входы которых подключены к выходу регистра. кода операций первой команды, вход которого соединен с первым входом устройства, регистр адреса, выход которого соединен с входом блока памяти микропрограмм, а вход — с выходами элементов ИЛИ группы, третьи входы которых подключены к выходам элементов И третьей группы, вторые входы которых соединены с выходом регистра кода операций второй команды, вход которого соединен с вторым входом устройства, узел модификации адреса, содержит группу буферных регистров, причем первый уп- равляющий выход регистра микрокоманд соединен с первым выходом устройства,второй управляющий выход регистра микрокоманд через первый буферный регистр соединен с вторым выходом устройства, третий управляющий выход регистра микрокоманд через последовательно соединенные второй и третий буферные регистры подключен к третьему выходу устройства, четвертый управляющий выход через последовательно соединенные четвертый, пятый и шестой буферные регистры соединен с четвертым выходом устройства, пятый управляющий выход через седьмой буферный регистр подключен к пятому выходу устройства, шестой управляющий выход через последовательно соединенные восьмой и девятый буферные регистры соединен с шестым выходом устройства, седьмой управляющий выход соединен с первым входом узла модификации адреса, второй вход которого подключен к третьему входу устройства, а

0158 4 выход соединен с вторыми входами элементов И первой группы.

Предлагаемое микропрограммное устройство управления позволяет производить одновременную обработку трех команд, используя один блок памяти микропрограмм, причем управление на каждом уровне осуществляется микропрограммно.

На чертеже показана блок-схема предлагаемого устройства.

Устройство содержит регистр 1 кода операций первой команды, регистр 2 кода операций второй команды, узел 3 модификации адреса, три группы элементов И 4-6, группу элементов ИЛИ 7, регистр 8 адреса, блок 9 памяти микропрограмм, регистр 10 микрокоманд, поле 1.1 чтения модификаторов адреса из местной памяти, поле 12 управления модификацией адреса, поле 13 запросов операндов, находящихся в оперативной памяти, поле 14 выборки операндов иэ оперативной памяти, поле 15 чтения операндов из местной памяти, 1 поле 16 управления действиями над операндами, поле 17 записи результата операции в местную память, поле 18 базового адреса, поле 19 выборки типов микрокоманд, группу регистров 20-28 буферных.

Устройство обеспечивает обработку системы команд, принятых в вычислительной системе ЕС ЭВМ.

Описание работы устройства удобно рассмотреть на примере выполнения команд формата КХ-типа сложения с фиксированной запятой как наиболее широко используемых. Все остальные команды по этапам обработки можно свести к командам этого типа путем удлинения соответствующих этапов за счет включения дополнительных машинных циклов или исключения некоторых этапов.При работе с командами типа сложения формата RX команды поступают из блока буферизации в регистр 1, а затем в регистр 2 - последовательно каждые два машинных цикла Т.

Рассмотрим ace этапы обработки, которые проходит эта команда в процессоре. Выполнение ее занимает шесть .последовательных машинных циклов ра$$ боты процессора, эти циклы называют

TBKTBHH обработки команд и обозначают буквой Т с соответствующим номером:

58 6 да 29 устройства. Сигнал окончания работы микрокоманды типа OfI выдается с девятого выхода регистра 10.

Микрокоманды типа ХМ и XOIl используются при входе и выходе из

5 9401

Тl - такт чтения модификаторов

l адресов из местной памяти;

Т2 - такт модификации адреса операнда;

Т3 - такт запроса операнда e оперативной памяти;

Т4 - такт выборки операнда из местной или оперативной памяти;

Т5 — такт выполнения действий над 1о операндами;

Тб - такт записи результата в местную память.

В течение шести последовательных машинных циклов Т работы процессора 1з должны одновременно обрабатываться на разных тактах обработки команд три команды Кl, К2, К3. Действия для каждого такта обработки управляются соответствующими полями 11- 17 регист- 2в ра 10 микрокоманды. Выдача сигналов по внешним выходам устройства, которые управляют схемами, выполняющими действия тактов обработки команды эа пределами устройства, осуществляется с полей 11- 17 регистра 10 через буферные регистры 20-28, причем микрокоманда выбирается из блока 9 на регистр 10 и далее на регистры 20-28 каждый машинный цикл Т. зо

Все шесть тактов обработки команды .:Ьыполняются обычно за счет действия четырех типов микрокоманд М, ОП, ХМ и ХОП. Микрокоманды типа М управляют модификацией адреса операнда и выполняют такты команды Tl, Т2, Т3, 35

Т4, если операнд выбирается из оперативной памяти. Количество микрокоманд типа M равно количеству групп команд, использующих разные способы образования адресов операндов в системе.

Сигнал окончания работы микрокоманды типа М выдается с десятого выхода регистра 10.

Иикрокоманды типа ОП управляют

4$ выполнением операции и реализуют такт Т4, если операнд выбирается из местной памяти, а также такты Т5 и

Т6. Количество микрокоманд типа ОП как правило неодинаково для различных команд. Например, для команды типа сложения формата RX она одна, но для других команд их может быть несколько, при этом сигнал продолжения выполнения микропрограммы выдается с одиннадцатого выхода регистра 10, а адрес следующей микрокоманды образуется в узле 3 сигналами с восьмого выхода регистра 10 и внешнего вхосовмещенного режима и не производят никаких действий, кроме связанных с выборкой следующей микрокоманды. Мик,рокоманда типа ХМ выбирается на ре,гистр 10 микрокоманд, если ее адрес образован на регистре 1 кода опера ций при отсутствии на нем команды.

Сигнал окончания работы микрокоманды типа XM выдается с десятого выхода регистра 10 микрокоманд.

Микрокоманда типа ХОП выбирается на регистр 10 микрокоманд, если ее адрес образован путем передачи информации с регистра 2 кода операций при

1 отсутствии на нем команды. Сигнал

I окончания работы микрокоманды типа ХОП выдается с девятого выхода регистра 10 микрокоманд.

В первом цикле работы устройства всегда выбирается микрокоманда типа ХОП и с девятого выхода регистра 10 управляющий сигнал поступает на вторые входы первой группы элементов И 4, разрешая пропуск команды К1 через первые входы группы эле-ментов И 4 с выхода регистра 1 кода операций, и далее последовательной передачей через группу элементов ИЛИ 7, регистр 8 адреса для выборки микрокоманд типа И и ХМ из блока 9 на регистр 10 микрокоманд. Причем в случае отсутствия команды Кl в регистре 1 код, выбранный из регистра, приводит к выборке микрокоманды ти- I па ХМ. Эта микрокоманда с десятого выхода регистра 10 дает разрешение на выборку команды .с регистра 2. Так как на регистре 2 команда отсутствует, то из блока 9 на регистр 10 выби-. рается микрокоманда типа ХОП. Вышеописанная последовательность выборки микрокоманд типа ХМ и ХОП продолжается до появления в регистре l команды К1.

Если команда Kl появляется на регистре 1, то она выбирает микрокоманду типа М на регистр 10 и с десятого выхода регистра 10 поступает сигнал разрешения на второй вход группы элементов И 5 для пропуска команды с регистра 2 через первый вход элементов И 5 на регистр 8.

Так как в регистр 2 команда Кl еще не поступила, то из него через групл

1О !

7 94 пу элементов И 5, группу элементов ИЛИ 7, регистр 0 поступает "нулевой" код, приводя к выборке на регистр 10 команды типа ХОП. С девятого выхода регистра 1 0 поступает сигна на вторые входы группы элементов И 4 цля передачи с регистра 1 команды К2 через группы элементов И 4, ИЛИ 7 ,э регистр 8 адреса.

Из блока 9 выбирается микрокоманда

I типа M для команды К2 на регистр 10 .и с десятого выхода регистра 10 выЦается разрешение на передачу команды К1 с регистра 2 последовательно через группу элементов И 5, ИЛИ 7 на регистр 8.

Выбранная иэ блока 9 микрокоманда типа ОП. для команды К1 с девятого выхода регистра 10 выдает разрешение на вторые входы группы элементов И 4 для передачи с регистра 1 команды К3 последовательно через группу элементов И 4, ИЛИ 7 на регистр 8.

Выбранная иэ блока 9 микрокоманда типа М для команды К3 с десятого выхода регистра 10 выдает разрешение на вторые входы группы элементов И 5 для передачи с регистра 2 команды К2 последовательно через группы элементов И 5, ИЛИ 7 на регистр 8., Организация взаимодействия микрокоманд типа М и ОП в последующих тактах работы процессора соответствует вышеописанным.

Таким образом, устройство позволя" ет производить в процессоре одновременную обработку трех команд, используя один блок микропрограмм.

В результате применения изобретения в ЭВМ удается на 25-303 сократить затраты оборудования при построении микропрограммного устройства управления процессора.

Формула изобретения

0158 8 первой группы соединены с первыми входами элементов ИЛИ группы, вторые входы которых соединены с выходами элементов И второй группы, вторые входы которых подключены к выходу регистра кода операций первой команды, вход которого соединен с первым входом устройства, регистр адреса, выход которого соединен с входом блока памяти микропрограмм, а вход — с выходами элементов ИЛИ группы, третьи входы которых подключены к выходам элементов И третьей группы, вторые входы которых соединены с выходом регистра кода операций второй команды, вход которого соединен с вторым входом устройства, узел модификации адреса, отличающееся тем, что, с целью сокращения оборудования, оно содержит группу буферных регистров, причем первый управляющий выход регистра микрокоманд соединен с первым выходом устройства, второй управляющий выход регистра микрокоманд через первый буферный регистр соединен с вторым выходом устройства, третий управляющий выход регистра микрокоманд через последовательно соединенные второй и третий буферные регистры подключен к третьему выходу устройства, четвертый управляющий выход через последовательно соединенные четвертый, пятый и шестой буферные регистры соединен с четвертым выходом устройства, пятый управляющий выход через седьмой буферный регистр подключен к пятому выходу устройства, шестой управляющий выход через последовательно соединенные восьмой и девятый буферные регистры соединен с шестым выходом устройства, седьмой управляющий выход соединен с первым входом узла модификации адреса, второй вход которого подключен к третьему входу устройства, а выход соединен с вторыми входами элементов И первой группы.

Микропрограммное устройство управления, содержащее блок памяти микропрограмм, выход которого соединен с входом регистра микрокоманд, выходы выборки типов микрокоманд которого одключены к первым входам влеменов И первой, второй и третьей групп соответственно, выходы элементов И

Источники информации, принятые во внимание при экспертизе

1. Патент США М 3800293, кл. 30-172.5, опублик. 1974.

2. йвторское свидетельство СССР

N 561964, кл. G 06 F 9/22, 1975 (прототип).

Р У Р 8„ „ ВРе Р .. Заказ:16ß/70 Тираж 731, Подписное

ВНИИПИ Государственного комитета СССР. по делам изобретений и открытий .

1130Я Москва Ж-35 P8glllcK8A наб. д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, Составитель Л. Логачева . Редакто С. Кр ленина Tex e Е.Харитончик Ко кто 8. Бутяга