Устройство для управления подключением резервных блоков

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советскик

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 19.12.80 (21) 3220810/18-24

51)М Кп з с присоединением заявки ¹

G 06 F 11/20

H 05 К 10/00

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет (53) УДК 62 5 681 .3=19(088.8) Опубликовано 300782, Бюллетень ¹28

Дата опубликования описания 30.07.82

Н.И.Комаров,B. С.Савватеев, Е.С. Горшков и M.Ц. Штейнберг (72) Авторы изобретения

\ ;l (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПОДКЛЮЧЕНИЕМ

РЕЗЕРВНЫХ БЛОКОВ

Изобретение относится к автоматике и может быть использовано для автоматического включения в работу блоков резервированной системы с учетом величины проработанного этим . блоком времени. Резервируемыми элементами могут быть функционально законченные узлы, блоки аппаратуры, тракты и т.д. 10

Известно устройство для управления переключением скользящего резерва, содержащее элементы контроля основных и резервных блоков, соединенных со входами матрицы элементов И-НЕ с числом столбцов, равным числу основных блоков и числом строк, равным числу резервных блоков, выходы матрицы элементов И-НЕ соединены с коммутатором. Это устройство осуществляет включение в работу вместо отказавшего основногс блока исправный резервный блок (1).

Недостатком данного устройства является то, что оно не способно при исчерпании резерва включать в работу свободные основные блоки, что приводит к .снижению надежности работы резервированной системы.

Наиболее близким к предлагаемому является устройство,цля управления 30 переключением скользящего резерва, ссдержащее элементы управления подключением блоков, элементы контроля блоков, коммутатор и матрицу элементов И-НЕ с числом строк i равным числу элементов управления подключением блоков и числом столбцов

j,.ðàâíûì числу элементов контроля блоков, причем выход каждого ij-го элемента И-НЕ матрицы соединен с коммутатором и с входами всех элементов И-НЕ i-той строки и j-го столбца матрицы, выход каждого из элементов управления подключением блоков соединен с первыми входами элементов И-НЕ i-той строки матрицы. Такое устройство может быть использовано для автоматического подключения блоков и способно при исчерпывании резерва включать в работу вместо отказавших блоков свободные основные блоки (2).

Недостатком известного устройства является то, что оно не обеспечивает достаточную надежность резервированной системы, так как не предусмотрено включение в работу блоков, имеющих в момент включения более высокую надежность. Кроме того, известное устройство производит вклю947865 чение н работу в первую очередь блокон, элементы контроля которых подключены к более чувствительным к переключению элементам И-НЕ матрицы, вследстние чего эти блоки находятся н работе большее количество времени, чем блоки, элементы контроля которых подключены к менее чувстнительным элементам И-HE MBTpHUhl, что прийодит к снижению надежности всей резервируемой системы за счет нерав- >0 номерной выработки ресурса.

Цель изобретения — понышение надежности работы устройства.

Поставленная цель достигается тем, что устройство для управления подклю- 5 чением резервных блоков, содержащее матрицу элементов И-НЕ с числом строк i, равным числу элементов управления подключением блоков и числом столбцов j, равным числу 20 элементов контроля блокон, причем выход каждого ij-го элемента матрицы соединен с коммутатором и с нходами всех элементов И-НЕ i-той строки и j-ro столбца матрицы, ныход каждого из элементов управления подключением блоков соединен с первыми входами элементов И-НЕ соответствующей строки матрицы, содержит группу из преобразователей напряжения во временной интервал, первый элемент И, второй элемент И, группу из j элементов И, элемент задержки, элемент ИЛИ-НЕ, элемент

ИЛИ и группу иэ RC-триггеров, С- 35 вход каждого из которых соединен с выходом соответствующего ему элемента упранления подключением блокОв, R-вход — с выходом элемента ИЛИ-НЕ, а выход — с соответ- 4Р ствующим входом элемента ИЛИ, выход которого соединен с первым входом первого элемента И, второй вход - с первым входом элемента

ИЛИ-НЕ и нходом элемента задержки, а выход - с первыми входами преобразователей напряжения, второй вход каждого из которых соединен с первым выходом соответствующего ему элемента контроля блоков, а инверсный выход — с соответствующим входом второго элемента И, выход которого соединен с входом элемента задержки, инверсный выход элемента задержки соединен с вторым входом элемента ИЛИ-НЕ, инверсный выход кажйого из преобразователей напряжения содержит также с первым входом соответствующего элемента И группы, второй вход которого соединен с вторым выходом соответстнующего элемента контроля блоков, а выход каждого из элементов И группы соединен с вторыми входами элементов

И-НЕ соответствующего столбца матрицыа

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит элементы

1 — 1; управления подключением блоков, элементы 2 -2 контроля блоков, коммутатор 3 и матрицу элементов И-НЕ

4 с числом строк i, равным числу элементов упранления подключением блоков и числом столбцов j, равным числу элементов контроля блоков, группу из j преобразователей напряжения 5„ -5> во временной интервал, первый элемент И 6, второй элемент

И 7, группу из j элементов И 8 -8, элемент 9 задержки, элемент ИЛИ-HE

10, элемент ИЛИ 11, группу из RCтриггеров 12 -12;.

Выход каждого ij-го элемента И-НЕ матрицы соединен с коммутатором 3 и со входами всех элементов И-HE 4

i-той строки и j-го столбца матрицы.

Выход каждого из элементон 1 -1 уп1 равления подключением блоков соединен с первыми входами элементов

И-НЕ 4 i-той строки матрицы. С-вход каждого из триггеров 12 -12„ сое- динен с выходом. соответствующего ему элемента 1„ — 1„ управления подключением блоков, R-вход каждого из триггеров 124 -12„ соедИнен с выходом элемента ИЛИ-НЕ 10, а выход каждого из триггеров 12„-12; соединен с соответствующим входом элемента

ИЛИ 11. Выход элемента ИЛИ 11 соединен с первым входом первого элемента И 6, второй вход которого соединен с первым нходом элемента

ИЛИ-НЕ 10 и входом элемента 9 задержки, а выход соединен с первыми входами преобразовател -.й напряжения

5„-5 . Второй вход каждого из преобразователей напряжения 5q -5 соединен с первым выходом соответствующего ему элемента 2„ -2> контроля блоков, а инверсный выход соединен с соответствующим входом второго элемента И 7, выход которого соединен с входом элемента 9 задержки. Инверсный выход элемента 9 задержки соединен с вторым входом элемента ИЛИ-НЕ 10. Инверсный выход каждого иэ преобразователей напряжения 5 -5 . соединен также с перу вым входом соответствующего элемента И 8 -Bj группы, второй вход которого соединен с вторым выходом соответствующего элемента 2 -2> контроля блоков, а выход каждого из элементов И 8 -8 группы соединен

1 с вторыми входами элементов И-НЕ 4 соответствующего столбца матрицы.

Эти признаки являются новыми по сравнению с известными.

Преобразователи напряжения 5 -5 преобразуют напряжение но временной интеграл длительностью, пропорциональной величине приложенного к ним

947865

45 напряжения, поступающего с элементов 2 -2>. контроля блоков.

В устройстве количество элементов управления подключением блоков определяется количеством включаемых в работу основных блоков, количество 5 элемеитов контроля блоков ранно общему количеству блокон системы, т.е ° основных и резервных блоков. Количество основных и резервных блоков определяется произвольно. Система, при- !О неденная на чертеже имеет 3 блока, из них 2 основных.

Устройство для управления подключением резервных блоков работает следующим образом..

При отсутствии требований включения в работу блоков (исходное состояние) с каждого элемента 1„ -1,; управления включением блоков поступает сигнал логического 0 . Эти сигналы подаются на первые входы элементов И-НЕ 4 матрицы и вследствие этого на выходах всех элементов И-НЕ

4 матрицы присутствуют сигналы логической 1 . Сигнал логического 0 с выхода каждого элемента

1 -1„ управления подключением блоков поступает также на С-вход соответствующего ему триггера 12 -121 .

На выходе из триггеров 12 -12„. в ис- 30 ходном состоянии находится сигнал логического 0, который через элемент ИЛИ 11 поступает на первый вход первого элемента И 6, на выходе которого также присутствует сигнал 35 логического 0 . Этот сигнал поступает на первые входы Запуск преобразователей напряжения 5„-5., вследствие чего на иннерсных выходах преобразователей напряжения 5 5. в исходном состоянии появляются сйгналы логической 1 Эти сигналы поступают на входы второго элемента И 7, на выходе которого также присутствует сигнал логической 1,,который приходит на входы элемента ИЛИ-НЕ 10 и элемента 9 задержки. Поэтому на выходе элемента ИЛИ-НЕ 10 и на Н-входах триггеров

12 -12„. через время задержки Y появится сигнал логического 0 . Сигнал логической 1 с выхода каждого из преобразователей напряжения

5„-5 j поступает также на первый вход соответствующего ему элемента И

8„ -8.1 группы, на второй вход котоporj при испранности подключаемых блоКов со второго выхода соответствующего ему элемента 2 -2у контроля блоков приходит сигнал логической 1 . Так как на обоих входах элемента И 8 -8> группы присутствуют сигналы логической 1, то на выходе этого элемента будет также присутствовать сигнал логической 1, который поступает на вторые 65 входы элементов И-НЕ 4 матрицы соответствующего столбца матрицы. У каждого из элементов И-НЕ 4 матрицы в этом случае на нсех входах, кроме одного, связанного с элементами 1 -11 управления подключением блоков, присутствуют сигналы логической 1 . С первого выхода каждого элемента 2 -2 - контроля блоков на второй нход соответствующего ему преобразователя напряжения 5 -5 поJ ступает напряжение, величина которого зависит от времени, в течение которого находится в работе данный блок. При появлении на выходе одного из элементов 1 -1„ управления подключением блоков сигнала Работа 1 происходит срабатывание соответствующего ему триггера 12 -12„ .

На выходе триггера 12 -12 „ поянляется сигнал логической 1, который через элемент ИЛИ 11 поступает на первый вход первого элемента И б.

На втором входе первого элемента

И б уже есть сигнал логической 1, поэтому и на выходе этого элемента присутствует сигнал 1 ° Этот сигнал поступает на первые входы преобразователей напряжения 5< -5>, что приводит их к Запуску . Каждый из преобразователей напряжения 5 -5 фор1 мирует временный интервал с длительностью, пропорциональной величине приложенного к ним напряжения. На инверсных выходах преобразователей напряжения Q -5j появляются сигналы логического 0, которые поступают на соответствующие входы второго элемента И 7. С выхода этого элемента сигнал логического 0 приходит на второй вход первого элемента И 6, запрещая прохождение через первый элемент И 6 следующего сигнала Запуск на перные.входы преобразователей напряжения 5q-5> во время действия импульса на выходах преобразователей напряжения 5 -5 .

Кроме этого, с выхода второго элемента И 7 сигнал логического 0 поступает на вход элемента 9 задержки и на вход элемента ИЛИ-НЕ 10.

Так как время задержки выбирается намного меньшим длительности действия импульсов на выходах преобразователей напряжения 5 -5у, то приход сигнала логического 0 на входы элемента 9 задержки и элемента ИЛИ-НЕ 10.приводит к поянлению на выходе элемента ИЛИ-НЕ 10 кратковременного импульса положительной полярности.:Этот импульс поступает на R--входы обнуления триггеров

12 -12„ и переводит их н исходное состояние до прихода. следующего сигнала от элементов 1 -1 управления подключением блокон. Сигналы с выходов преобразователей на947865 пряжения 5 -5) поступают также на первые входы соответствующих им элементов И 8 -8 группы, запрещая прохождение сигналов Работа с выходов элементов 2 -2> контроля блоков на матрицу элементов И-НЕ 4 на время действия этих сигналов.

Длительности данных сигналов на вы ходах различных преобразователей напряжения 5„-5> вследствие разной величины, проработанного до этого момента времени блоков, будут различны. Поэтому один из элементов И

8 -8> группы, на первый вход которого подается с соответствующего ему преобразователя напряжения 5 -5> сиг- 5 нал наименьшей длительности, пропустит сигнал Работа — 1 раньше других. Этот сигнал логической 1 приходит на вторые входы элементов И 2 НЕ 4 матрицы соот- 20 ветствующего столбца матрицы. Все входы элемента И-НЕ 4 матрицы из этого столбца и строки, которая соответствует элементу 1 — 1„ управления подключением блоков выдавшему сиг- 25 нал Работа, имеет сигналы логической 1 . Вследствие этого происходит срабатывание этого элемента и на его выходе появляется сигнал логического 0, а на выходах 30 остальных элементов И-НЕ 4 матрицы данной строки и данного столбца логической 1 . При появлении сигнала логического 0 на выходе элемента И-HE 4 матрицы срабатыва- 35 ет исполнительнбе устройство коммутатора 3, включающее в работу соответствующий блок, имеющий наименьшее время наработки. В этом состоянии при появлении сигнала Работа -40 1 на выходе другого элемента 1„ — 1. управления подключением блоков происходит автоматическое включение в работу аналогичным образом еще одного блока, имеющего следующее по 45 значению наименьшее время наработки.

Цепи взаимных запретов по строкам и столбцам матрицы допускают срабатывание только одного элемента

И-НЕ 4 матрицы в каждой строке. Поэтому по каждому направлению произойдет включение в работу одного из блоков подключаемой в работу аппаратуры. Изменение сигнала логической 1 на выходе какого-либо из элементов 1 -1„ управления подключе55 нием блоков на сигнал логического 0 приводит к появлению на выходе соответствующего элемента И-HE 4 матрицы сигнала логической 1 и тем самым к выключению блока из работы.

Отказ любого из блоков сопровождается появлением на выходе его элемента 2 -2 > контроля блоков сигнала логического 0, поступающего на 65 вход соответствующего элемента И

8 -8 и запрещающего включение в ра) боту этого блока, если блок находится в резерве. При отказе включенного в работу блока, появляющийся сигнал логического 0 на выходе его элемента 2 -2> контроля блоков приводит к запиранию соответствующего элемента И 8 -8 группы, что в свою очередь вызывает отпускание сработавшего ранее элемента И-HE 4 матрицы и запрещает срабатывание всех элементов И-HE 4 данного столбца матрицы. При этом происходит автоматическое замещение неисправного блока любым из свободных и исправных резервных блоков.

Таким образом, предлагаемое устройство позволяет включать в работу исправные блоки в зависимости от величины ранее проработанного ими времени. Блок, проработавший менее других, подключается в работу в первую очередь, а имеющий наработку больше других — в последнюю очередь. Это условие подключения блоков позволяет повысить надежность устройства.

Формула изобретения

Устройство для управления подключением резервных блоков, содержащее матрицу элементов И-НЕ с числом строк i, равным числу элементов управления подключением блоков, и числом столбцов j, равным числу элементов контроля блоков, причем выход каждого ij-го элемента матрицы соединен с коммутатором и с входами всех элементов И-НЕ i-й строки и j-ro столбца матрицы, выход каждого из элементов управления подключением блоков соединен с первыми входами элементов И-НЕ соответствующей строки матрицы, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит группу из преобразователей напряжения во временной интервал, первый элемент И, второй элемент И, группу из j элементов И, элемент задержки, элемент

ИЛИ-НЕ, элемент ИЛИ и группу из RCтриггеров, С-вход каждого из которых соединен с выходом соответствующего ему элемента управления подключением блоков, В-входы — с выходом элемента ИЛИ-НЕ, а выход— с соответствующим входом элемента

ИЛИ, выход которого соединен с первым входом первого элемента И, второй вход — с первым входом элемента

ИЛИ-HE и входом элемента задержки, а выход — с первыми входами преобразователей напряжения, второй вход каждого из которых соединен с первым

947865

Составитель В.Максимов

Редактор H.Êîâàëåâà Техред A. Бабинец Корректор И.Муска

Заказ 5653/73 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 входом соответствующего ему элемента контроля блоков, а инверсный вы: ход - с соответствующим входом второго элемента И, выход которого

4хоединен с входом элемента задержки, инверсный выход элемента задержки соединен с вторым входом элемента ИЛИ-НЕ, инверсный выход каждого из преобразователей напряжения соединен также с первым входом соответствующего элемента И группы, второй вход которого соединен с вторым выходом соответствующего элемента контроля блоков, а выход каждого из элементов И группы соединен с вторыми входами элементов И-НЕ соответствующего столбца матрицы.

Источники инФормации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 545985, кл. G F ll/20, 1974..

2. Авторское свидетельство СССР

10 М 703815, кл. G 06 F 11/20, 1978 (прототип) °