Цифровой анализатор спектра по функциям хаара

 

()953586

ОПИСАНИИ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советсиик

Социапистичесиик

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 29.12.80 (21) 3242764/18-21 с присоединением заявки М (23) Приоритет

Опубликовано 23.08.82. Бюллетень Юв 31

Дата опубликования описания 25.08.82 (53)M. Кл.

C 01 R гзi16

9еударстеакны5 кевпет

СССР

10 делам кзеаретенкй и етермткй (53) УДК621. . 317.757 (088. 8) (72) Автор изобретения

А. В. Зеленков

Рижский Краснознаменный институт инженеров гражданской авиации им. Ленинского комсомола (71) Заявитель (54) БИФРОВОЙ АНАЛИЗАТОР СПЕКТРА

ПО ФУНКЦИЯМ ХААРА

Изобретение относится к электроиэ мерительной технкке и предназначено для выполнения текущего дискретного преобразования Хаара электрических сигналов в реальном времени.

Известны анализаторы спектра по функпиям Хаара, содержащие преобразователь напряжения в число импульсов, реверсивные счетчики, блок управлении и регистрирующие бпоки $1) °

Однако точность измерения sx недостаточна.

Наиболее близким техническим решениегл является анализатор, содержащий . преобразователь, масштабируюпций депитеп; умножитель, счетчики, блоки yn- .

pawe и индикации (2)

Однако быстродействие и точность анализа известного анализатора являются недостаточными из-еа наличия преобразователя напряжения в число импульсов н конечной емкости счетчиков.

Пель изобретения - повышение быстродействия и точности анализа.

Эта цель достигается тем, что в цнф ,ровой анализатор спектра по функциям

Хаара, содержащий последовательно соединенные аналого-цифровой преобразова« тель и нормализующий умножитель, а

5 также блок индИкации с регистраторами и блок управления, связанный с указанными бпо ками, дополнительно введены три цифровых фильтра, соединенных последовательно, два масштабирующнх умножителя и три блока задержки, при этом выход нормализующего умноукителя подзлючен к входу первого цифрового фильтра, второй выход которого через последовательно соединенные масштабирукмций умножитепь, первый, второй и третий

Йтоки задержки подключен к блоку инци калии, второй .выход второго цифрового фильтра подключен к блоку индикации

20 через последовательно соединенные второй масштабирующий умножитель и четвертый блок задержки, оба выхода тре-. тьего цифрового фильтра подключены непосредственно к входам блока индикации, 10

3 9535 выходы постоянного запоминающего уст- ройства,".одключены к вторым входам обоих масштабнруюших умнохаггелей, выход блока управления связан с управляющими входами всех введенных блоков, а выходы всех блоков задержки и масштабирукпцих умножитслей соединены с соответствутощими входами блока индика; пии.

На чертеже представлена структууаая схема анализатора.

Он содержит аналого-цифровой ) преоб разователь (АБП) 1, бл к 2 управления, нормализуккиий умножитель 3, цифровые фютьтры 4, 5 и 6, масштабирующие умно» 15 жители 7, постоянное запоминающее устройство 8 блоки 9 задержки, блок 10 индикан:ии и регистраторы 11.

Анализатор работает. следующим образом. 20

Исследуемый сигнал поступает на вход аналого-цифрового преобразователя 1.

AUII 1 сннхронизируется импульсами с первого выхода блока 2 управления. После прихода каждого сннхронизирующего импульса на выходе АЦП 1 формируется цифровой код для очередного отсчета исследуемого сигнала, который поступает на вход нормализующего умножителя .3.

Нормаюжзацня, т.е. умножение на 1/Й, З0 требуется cpm вычислении щэямого пвжб- разования Хаара. Так как размер преобразования N — это всегда степень 2, то деление на N при двоичном представлении отсчетов исследуемого сигнала на выходе

35 аналого-цифрового преобразователя 1 сводится к сдвигу кода числа на rl разрядов в сторону младших, что может быть выпсщнено обычным регистром сдвига, котовым и является умножитель 3. Для вы* 10 полнения указышого сдвига на управляющий вход умцожнтеля 3 подаются синхронизирукнцие импульсы с первого выхода блока 2. Далее код с выхода умножителя 3 подается на вход первого апьтра

4, который представляет собой нерекурсивный цифровой фильтр, со тояший из линни задержки, сумматора (вых. 12) и вычитателя (вых. 13).

С выхода 12 фильтра 4 код подается па вход второго фильтра 5, который имеет такую же структуру, как и фильтр 4.

С вых. 14 фильтра 5 код поступает на вход третьего фильтра 6. Фильтр 6 по структуре такой же, как фильтры 4 и 5.

Между собой фильтры 4, 5 и 6 отличаются только числом ячеек памяти в цифровых линиях задержки. На вых. 15 и

16 ф цп.тра 6 формируется код, соответ86 ф ствуюш:ий спектральным коэффипиентам

Хаара с номерами 0 и 1 соответственно.

Зтот код подается ыа вход соответствующих регистраторов 11 блока 10.

Отметим, что в общем случае любого число нере1сурснвных блоков равно и .

К вых. 13 фильтра 4 и вых. 17 фильтра 5 подключаются умножители: 7.

Рассмотрим вначале работу цепи, подюпоченной к вых. 13 фильтра 4. На второй вход умножителя 7 в этой цепи по. дается код масштабирукецего коэффициента для группы из 4-х функций Хаара, равный 2, который записан в одной из ячеек памяти постоянного запоминающего устройства:. 8., Совместная синхрониза1п1я работы умножителя 7 и запоминающего устройства 8 осуществляется подачей импульсов на управляюцаие входы этих блоков с первого выхода блока 2.

Код результата умножения на выходе умножнтеля 7 соответствует спектральному коэффициенту Хаара с номером 7, он поступает на вход блока 10 индикации и на вход первого из последовательно соединенных блоков 9 задержки. Блок

9 задержки, так же как и цифовые линии задержки в нерекурсивных блоках, образован последовательным соединением ячеек памяти в виде регистров хранения и выдачи кода от одной до нескольких ячеек в зависимости от используемой двоичной базисной системы функций Хаара. Блок 9 управляется импульсами, поступак1цими с первого выхода блока 2 управления, при этом происходит пер запись кода из одной ячейки в другую внутри блока и из предыдущего блока 9 в последующий. Всего при N = 8 блоков

9 три, а в общем случае их количество для первого нерекурсивного блока равно tl <

2 — l. Блоки 9 соединены последовательно. Код на выходе первого из этих блоков соответствует спектральному коэф ипиенту Хаара.с номером 6, на выходе второго блока 9 ««с номером 5, на выходе третьего блока 9 - с номером 4. э

Код с. выхода каждого блока 9 поступает на вход соответствующего регистра 11 блока 10. цепь, подипоченная к вых. 17 фильтра 5 работает аналогично рассмотренной цепи, подключенной к вых. 13 фильтра 4.

На вхбд умножителя 7 от запоминающего устройства 8 подается код числа 1 2.

Блок 9 имеет здесь отличное от других блоков 9 число ячеек памяти. Код с выхода умножителя 7 соответствует спектральному коэффициенту Хаара с номером

5 9535

3, а с выхода блока 9 - с номером 2.

Эти коды подают на вход соответствующего регистратора 11. В общем случае любого Н число последовательно соединенных блоков 9 в цепн на выходе. второ- . 5 го нерекурсивного блока равно 2" -1.

Таким образом, предлагаемый анализатор, в зависимости от распределения ячеек памяти в цифровых. фильтрах и блоках задержки, позволяет измерять теку- 16 щий спектр на скользящем интервале s базисных системах двоичных функций

Хаара непрерывно в реальном времечки, обеспечивая высокие точность и быстродействие. !5

Формула изобретения рифовой анализатор спектра по функ- gp циям Хаара, содержаший последовательно соединенные аналого-цифровой преобразователь и нормализукшяй умножитепь, а также блок индикации с регистраторами и блок еНН< связанный с 8Н ными блоками, отличающийся тем, что, с целью повышения быстродействия и точности, в него дополнительно введены три цифровых фильтра, соединен86 6 ных последовательно, два масщтабнруюших умножителя и три блока задержки, при этом выход нормализующего умножителя подключен к входу первого цифрового фильтра, второй выход которого через последовательно соединенные масштабируюший умножитель, первый, второй и третий блоки задержки подключен к блоку индикации, второй выход второго цифрового фильтра подключен к блоку индика ции через последовательно соединенные второй масштабирукяций умножитель и четвертый блок задержки, оба выхода третьего цифрового фильтра подключены непосредственно к входам блока индикаam, выходы постоянного запоминающего устройства подключены к вторым входам обоих масштабирукнцих умножителей, выход блока управления связан с управляющими входами всех введенных блоков, а выходы всех блоков задержки и масштабирующнх умножителей соединены с соответствующими входами блока индикации.

Источники информащж, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

% 424084, кл. Q 01 23/16, 1972.

2. Авторское свидетельство СССР

М 442443, кл. 5 01 Р 23/00, 1972.

ВНИИПИ Заказ 6271/74 Тираж 717 Поднисно»

Филиал ППП Патент, г. Ужгород, ул. Проектная,