Устройство для цифрового программного управления объектом

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. свид-ву (22) Заявлено 31.05.77 (21) 2487494/18-24 (23) Приоритет — (32) 01.06.76 (31 ) ЗРЯ 05 8/193133 (33) ГД Р

Опубликовано 23.08.82. Бюллетень J% 31

Ф, Г

/ === .г и. и

3 (5I ) М. Кл.

G 05 В 19/18

Государственный комитет (53) УДК 621.503.. 55(088.8) по делам изобретений и открытий

Дата опубликования описания 23.08.82 Иностранцы

Харальд Килленберг. Михаэль Крапп и Клаус Флуршотц (ГДР) (72) Авторы изобретения

И ностра нное предприятие

"ФЕБ Веркцойгмашиненкомбинат "7 Октобер Бе ин (ГДР) (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОГО ПРОГРАММН ГО

УПРА ВЛЕНИЯ ОБЪЕ КТОМ

1О

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам для управления, например, станками, построенным на интегральных схемах низкой и средней степени интет рации.

Известны системы управления с параллельной обработкой информации, которые представляют собой жестко смонтированные схемы. Они имеют преиму щества минимального расхода элементов и мвисемвльиото быстродействие (1$.

Однако в таких системах для каждой задачи управления требуются новые .инди-ip видуальные схемы и каждое изменениереализованного алгоритма управления влечет за собой вмешательство в построение схемы. Эти вмешательства вызывают. существенные расходы времени и матерна-. зо лов, когда в схемы, выполненные на печатных платах, необходимо внести конструктивные изменения в платы, т. е. необходимы новые печатные платы, что, кроме того, черезмерно увеличивает раэнообразие типов печатных плат. Данный недостаток устраняется, если группы плат системы имеют только отдельные несоединенные схемы, т. е. все входы отдельных схем выведенът через штеккерный разъем группы плат на соединительный монтаж. Однако в таких структурах схем количество используемых плат и расходы на соединительный монтаж становятся черезмерно большими. Системы же, в которых использованы матричные cTpyzтуры (из диодов или транзисторов), имеют ограниченную воэможность программирования и,. хотя являются более гибкими, чем системы с жестким монтажом, имеют много избыточных элементов, что является большим недостатком при построении сложных схем управления.

Известны также системы управления с последовательной обработкой информации с ограниченной или универсальной возмож ностью программирования, которые имеют преимущество в высокой гибкости j2).

Однако они требуют высоких затрат и применения элементов с высокой сте53626

35:

55

3 9 пенью интеграции. Кроме того, вследствие применяемого в них принципа последовательного расчета переключательных функций, они имеют меньшее быстродействие по сравнению с системами с жестким монтажом.

Наиболее близким техническим решением к изобретению является устройство для программного управления, содержащее счетчик состояний, входы которого соединены с выходами элементов И-НЕ, а. выходы - с входами дешифраторов и мультиплексора (3 j

Недостатками известного устройства являются узкая область применения и сложность.

Цель изобретения — упрощение и раоширение области применения устройства.

Поставленная цель достигается тем, что устройство для цифрового программного управления объектом, содержащее триггерный накопитель, выходы которого подключены к входам дешифратора и блок задания весовых коэфрициентов, состоящий из первых элементов И-HE, соаержит формирователь управляющих команд и формчрователь выходных функций, причем блок задания весовых коэффициентов содержит вторые элементы И-НЕ, формирователь управляющих команд — первые и вторые элементы НЕ, первые элементы И и первые элементы ИЛИ, а формирователь выходных функций — третьи элементы И-НЕ, вторые элементы ИЛИ и вторые и третьи элементы И, первые входы которых соединены с прямыми выходами дешифратора, а выходы - с первыми входами соответствующих вторых элемен ов ИЛИ, подключенных выходами к первым входам третьих элементов

И-НЕ, инверсные выходы дешифратора через первые элементы И-НЕ соединены с. первыми входами первых элементов И, вторые входы которых, кроме двух из данных элементов И, подключены к выходам соответствующих вторых элементов

И-НЕ, подсоединенных входами к выходам соответствующих первых элементов

И-НЕ, вторые входы оставшихся первых элементов И связаны с первыми информационными входами устройства, выходы всех первых элементов И подключены к первым входам соответствующих первых элементов ИЛИ, соединенных выходами с входами триггерного накопителя через вторые элементы НЕ, причем входы первых элементов И-HE подключены к вторым информационным входам устройства, вторые входы первых и вторых элементов ИЛИ и вторых и третьих элементов И - к соответствующим управляющим входам устройства, а выходы третьих элементов И-НЕ»» к выходам устройства.

На чертеже представлена схема предлагаемого устройства.

Устройство содержит блок 1 задания весовых коэффициентов, формирователь 2 ,.управляющих команд, триггерный накопитель 3, дешифратор 4, формирователь 5 выходных функций, первые 6 и 7 и вторые

8 элементы И-НЕ, первый.алемент HE 9, первые элементы И 10, вторые элементы

HE 11, первые 12 и вторые 13 элементы ИЛИ, вторые и третьи элементы

И 14: — 16, третьи алементы И-НЕ 17 и резисторы 18 и 1 9.

Принцип работы устройства заключается в следующем, В графах состояний алгоритма управления высовые выражения Я представ

1 ляют собой логические выражения входных сигналов устройства управления, действующих на процесс управления от состояния . до состояния . Для реализа1 ции этих выражений используются платы с управляемыми элементами И-HE. Двуступенчатый элемент И-НЕ образует основную функцию

Количество входных сигналов 6 на

1 каждый элемент И-HE и количество самих элементов И-HE ". первой ступени обработки (блока 1) зависят от конст руктивных данных. Каждый входной сигнал 8 выводится через разъем платы только один паз и при необходимости может быть разветвлен на плате и выведен к нескольким элементам И-НЕ первой ступени обработки, Тем самым платы в любом случае зависят от рода выполняемой задачи.

Для изменений алгоритма управлений и блокировки неиспользуемых комбинато ных выражений каждый элемент И-HE первой ступени обработки имеет независимый управляющий вход Р„ . Посредством подачи сигнала "0" на вход Р

1 можно блокировать соответствующий элемент И-НЕ.

Функция переходов устройства реализуется дизъюктивно объединенными выражениями 4 „g„, ъ е. когда достигается состояййе и загрузка входа в данный момент в устройстве предполагается и „. =1, тогда со следующим тактом пройсходит переход в состояние У>

953

626 & либо когда реализуемое выражение со держит только конъюнктнвные связи; либо после изменения реализованное выражение уже не требуется, либо когда блокировка на нуль производится через блок 1. Это необходимо, так как каждый входной сигнал выводится 4ерез разъем один раз и разветвляется на плате. Эта мера способствует разгрузке разъема и тем самым увеличению плотности монтажа платы, но с другой стороны, эта плата зависит от рода решаемой задачи и применима для того типа станков, для которого она была разработана.

Дизъюнкция между указанными выражениями необходима по следуюцщм причинам Во-первых, состояние Y1 может получитьса из нескольких предыдуших состояний; во-вторых, состояния кодируются несколькими запоминающими сигналами и тем самым каждый разряд накопителя может быть установлен или смещен назад в. несколько состояний.Выражения 1.;. . („и их дизъюнкции реализуются на платах с элементами

"распределяемого" ИЛИ, которые вследствие их однородного, независящего от конкретной проблемы, построения могут быть стандартизованы.

>5

Расширение дизъюнкций возможно с помощью схем с открытым коллектором, с выходной стороны параллельно подключенным к сборной шине, которая в качестве расширительного входа 20- выводит- 2о

1 ся на разъем.

Уст ройство работает следующим образом.

Устройство запускается от станка множеством сигналов Я г и после внутрен- 25 ней обработки выдает множество выходных сигналов . на станок. Iloq входными сигналами понимаются сигналы, получаемые на станке, например, механическими контактами или индуктивными дат- зо чиками и определяющие рабочее положение станка в каждый момент.

Объединение входных сигналов Г в блоке 1 выдает множество сигналов 11 Цg представляющих собой логические выражения всех переходов состояния. Переход может произойти только из состояний, в котором устройство находится в данный момент, поэтому для получения упра ляющих функций I и К в формирователе 2 4о для накопителя 3 необходимо множество инверсных сигналов состояния.

Накопитель 3, состоящий из триггеров 21 типа ТК, выдает сигналы памяти з и JJ, из массы которых дешнфра- 4 тор 4 формирует множества сигналов ( и (состояния. Множество g для получения управляющих сигналов передается на вход формирователя 2, а множество (для получения выходных сигналов на вход формирователя 5. Если же выходные сигналы включаются непосредственно от входных сигналов, выходы блока 5 соединяются со входами блокировки блока l.

Блок 1 управляется через входы

Р— P, так как сигнал 0 на этом

К входе может блокировать соответствующий элемент И-HE 6 или .7. Это имеет место, В формироватере 2 элементы И 10 имеют открытый контур, а общее сопротивление коллектора подсоединено к сборной шине и рабочему напряжению (3, что, образует элемент ИЛИ 12.

Накопитель 3 состоит из триггеров (или. более сложных элементов памяти), размещенных на платах памяти. Входные сигналы для смещения и возврата представляют собой управляющие функции памяти, тактовый сигнал Т и выходные сигналы у. и у памяти выведены на

1 1 разъем.

Дешифратор 4 формирует из сигналов и ч- сигналы состояния (. и его

1 1 1 отрицание (. и может быть выполнен на одноступейчатых или многоступенчатых платах и совмещен с платами памати.

Так, апример, для каждого преобразуемого сигнала состояния в дешифраторе 4 может применяться один элемент И-НЕ.

Выходная плата, соответствующая, формирователю 5, выполнена на элементах 14 — 16 с открытым коллектором, подключенных к сборной шине. Они образуют элемент ИЛИ 13 и реализуют дизъюнкции сигналов состояния .- (1 t а также конъюнкции Ч ф кг, необходимые в случае непосредственного воздействия входных сигналов на выходные сигналы в состоянии (х

Посредством загрузки блокирующих сит» налов Ч1 сигналом нуль и V0 сигналом единиш (Ч1 -- ЧО =О ) Zp накладывается на сигнал единица, а посредством загрузки

Ч сигналом нуль и Ч„е сигналом единица (Ч<> - Q1 =0)2Е накладывается íà сигнал нуль. Тем самым независимо. от tm"-. налов состояния создается жесткая нагрузка выходов. Условие Чо = Ч1р =1 не создает блокировки и соответствует обычному режиму работы. Выбирать блокировку вы ходного сигнала на нуль или единицу зависит от рода решаемой задачи и мо

М3626

40 жет быть предусмотрено заранее подготовленными контактами для перемычек на платах.

Каждый узел 1-5 устройства содержит группу плат, которые полностью зат руже ны.

При первой реализации расширительные входы 20„. и 22, не требуются.

На чертеже устройство имеет четыре состояния «(<» — g > копируемые накопителем 3 и формирователем 2.

Дешифратор 4 представлен в виде сложной схемы, способной реализовать преобразова п е "1 из B". Так как требуется . только четыре состояния, вход С загружен сигналом "0". В формирователе 5 отсутствует блокируюшаяся схема, поэтоу асе входы ЧОс и Ч„ загружены сигналом 11 11

После запуска устройства необходимо 20 произвести изменение алгоритма управления, при этом требуется выходной сигнал

Изменение требует дополнить схему еще четырьмя платами (плата узлов

1 - 3 и 5, показанные внизу чертежа) одинакового типа и ввести дополнительный соединительный монтаж (показан штрихом). Дополнительные платы используются частично, т. е. с их помощью можно реализовать еще другие части схем. 30

Еше один дешифратор не требуется, так как дешифратор 1 из 8" может формировать также состояние, .но при этом вход С подключается к выходу Ч дополнительной платы накопителя 4. 35

Входы 20 и 20 и соответственно

22 и 224 совместно соединены. Относящиеся к ним резисторы коллекторов имеют такие сопротивления, что это возможно в широких пределах.

Таким образом, предлагаемое устройство состоит частично из стандартных плат с внутренним логическим соедине-нием и позволяет последующее изменение реализуемого алгоритма управления осу- 45 шествлять без изменения примененных плат лишь путем изменения соединитель ного монтажа и количества примененных плат, причем все возможные изменения могут быть 0ImcBEbI B графах состояний алгоритма управления, Формула изобретения

Устройство для цифрового программного управления объектам, содержащее триггерный накопитель, выходы которого подключены к входам дешифратора, и блок задания весовых коэффициентов, состоящий из первых элементов И-НЕ, о т л ич а ю ш е е с я тем, что, с целью раоширения области применения и упрощения устройства, OHO содержит формирователь управляющих команд и формирователь выходных функций, причем блок задания весовых коэффициентов содержит вторые элементы И-НЕ, формирователь управляющих команд - первые и вторые элементы НЕ, первые элементы И и первые элементы ИЛИ, а формнрователь выходных функций - третьи элементы И-НЕ, вторые элементы ИЛИ и вторые и третьи элементы И, первые входы которых соединены с прямыми выходами дешифратора, а выходы - с первыми входами соответствующих вторых элементов ИЛИ, подключенных выходами к первым входам третьих элементов И-НЕ, инверсные выходы дешифратора через первые элементы

НЕ соединены с первыми входами первых. элементов И, вторые входы которых, кроме двух первых элементов И, подключены к выходам соответствующих вторых элементов -HE, подсоединенных входами к выходам соответствующих первых элементов И-НЕ, вторые входы оставшихся элементов И связаны с первыми информационными входами устройства, BbIxo ды всех первых элементов И подключены к первым входам соответствующих первых элементов ИЛИ, соединенных выходами с входами триггерного накопителя через вторые элементы НЕ, причем входы первых элементов И-НЕ подключены к вторым информационным входам устройства, вторые входы первых и вторых элементов ИЛИ и вторых и третьих элементов

И вЂ” к соответствующим управляющим входам устройства, а выходы третьих элементов И-НЕ - к выходам устройства.

Источ ники информации, принятые во внимание при экспертизе

l. Глушков B.М. Теория абстрактных ,автоматов, "ФЕБ Дойчер Ферлаг дер Виссеншафтен", Берлин, 1963.

2."2er %E%-ßåñÛî-аиЫреиЬоо, и

3q, НеВ. 4,3ecembe -,3975.

3. Журнал "Электроника". Л" 3, 1973, с. 49-58 (прототип).