Вычислительное устройство
Союз Сонетскик
Соцкалксткческкя
Республик е- А H И Е (ii!957203
ИЗОБРЕТЕНИЯ
-Ф (61) flîïîëíèòcëüíîå к авт. свид-ву (22)Заявлено 17,1.1.80 (21) 3007244/18-24 p1)Я (л с присоединением заявки .% (3 06 F 7/38
Гвоудярстяеииый комитет (23) Приоритет по лелям изобретений и открытий
Опубликовано 07.00,82, Бюллетень № 3,3 (53) УД К 681.325 (088.8) Дата опубликования описания 07.09.82 (72) Авторы изобретения
X. Бессалах, Г. М. Луцкнй и Т. С. Дейч т
Киевский ордена Ленина попитехнический инстичуу им. 50-петия Бепикой Октябрьской социапистической" -.
РЕВОПЮЦИИ (71) Заявитель (54) Bbf IHCJlNTf=: b) 0)= СП.-ОйС 8О
Изобретение относится к вычиспительной технике, в частности к выпопнению арифметических операций в многорегистровых арифметических устройствахт выпопненных на узпах с большой степенью нн5 теграции.
Известно матричное устройство дпя
L1BN, содержашее бпоки спожений и вычитания с шунтируюшим управпением. Каждый бпок имеет два входа операндов, вход о переносов, управпякшие входы дпя спожения, Вычитания ипи шунтирования, и выход переноса, а также выход суммы ипи разности (11.
С пОмошью таких устрОйстВ Возможно 15 перемножение е пар чисеп, однако перемножение поспедоватепьности из 0 чиоеп осушествпяется в нескопько этапов, что и снижает их производительность.
Наиболее близким, но технической суш- о ности к предлагаемому является устройство AKB одновременного выполнения арифметических операций íад множеством чисеп, состоящее из n i ычиспитепьных бпоков, каждый из которых содержит первый регистр множимого, первый регистр МНо жителя, первый регистр частичных произведений, первый сумматор-вычиспитепь, причем информационные входы регистра множителя первого вычиспительного бпо ка подкпючены к соответствуюшям информационным входам устройства, управпяюший вход объединен с управляющим входом регистра множимого и подкпючен к тактовой шине устройства, информационные входы регистра множимого подключены к соответствующим информационным входам устройства, С помошью этого устройства возможно перемножение поспедоватепьностн из чисел. При этом К и -разрядное произведение 3 Оп=разрядных чисел может быть попучено за +g тактов, где К 1, 2, 3...Д n . .Как видно из приведенного. выражения, копичество тактов, необходимое для перемножения поспедоватепьности е чисел, мало зависит от требуемой
9;)720: фС
59 точности результата вычиспений, а зависит и основном от копичества операндов, входящих в арифметическое выражение, и разрядности и этих операндов. Жо объ-. ясняется тем, что независимо от того, сколько разрядов мы хотим попучить на выходе арифметического устройства, в устройстве арифметического выражение будет вычисляться Всегда с PIE = разрядной точностью, так как арифметические опера- 1п ции над множеством чисеп в этом устройстве выпопняется с мпадших разрядов.
Вместе с тем получение 0п -разрядного произведения Г, и — разрядных чисеп требуется лишь в некоторых специаГпГзирова:— ных вычисГплтепях, В основном же требуется попучение Гпнпь E i и пи 2 и cTQp— ших разрядов произ-. дения (23.
Основным недостатком известного уст-ройства является то, ITQ с использованием его арифметическое выражение Вычис— пяется с точностью до мпадшего разряда
peayJibTQTQ, хотя практически почти всегда необходимы только Г7 старших разрядов резупьтата. 3тО приводит Fc сушественному увепичению Времени вычиспения одного арифмети ческого Выраж ния и, а
Образом, к значи 7епьному "f Meflblllp нию производительности устройства в целок.
Цепь изобретения — повышение быст3п родействия устройства.
Поставпенная цель достигается тем, чтО В каждый 1 -Й Вычиспитепьный блОк введены второй, третий, четвертый регистры множимого, Второй, третий, четвертый, пятый, шестой, седьмой и восьмой регист=="" ры множитепя, второй третий и че Гвертый регистры частичных произведений, пе:;-1ч второй, третий и четвертый регистрь переносов, первый, второй, третий, четвер--: тый и пятый регистры поправок. первь и, вторОй, третий, четвертый H пятьпй ВОГист-. ры результата, первый, второй, третий и четвертый регистры переноса резупьтата, первый, второй, третий и четвертый регистры веса очередной цифры множи=мого, первь. й, второй и третий регистры промежуточного результата, первый и второй триггеры делителя, первый, второй,, третий, четвертый, пятый, шестой, седьмой и восьмой триггеры формирования оконча-.епьного рсayJII TBTQ, второй сум-маторвычитатеГН с перв}>1@у В Горой ° тре
7 ий и четвертый сумматQpbi FBI л ФорГнирования ПОправок, блок коммтг таци 8, шиГр-. ратор, сумматср по модуJIEO два, p(- ер-СИВНЫй C eÒ .IEEEC г>И ЧЕМ B Кажпо" Г 1,, l"C питепьном блокГ т ь|хедь1 Перв го и i " о--.
poI Q peI ис Гров ;:,:. Т<1 пя (0< ° пич i ";,l ( ответственно с первыми H BTQpbIMJI BxopQми узла формирования поправок, третий вход которого соединен с Выходом мпадшего разряда первого регистра множимого и первым входом бпока коммутации, выходы узна формирования поправок соединены соответственно с информационными входами первого FJ BT000I"0 регистров по» праВОкр ВыхОды JIQTQpbI соединены сООт ветствекчо с информационными входами первого сумматора, выходы переноса и
С/ММЫ КОТОРОГО СОЕДИ ИЕНЫ СОО ТВЕTC ТВЕН» но с информационными входами третьего и четвертого регистров поправок, выходы третьего регистра поправок ссединены соответственно с информациоин--и Ги Входами пятого регистра поправок Выхоры перво7"0 Оегис «Год КИ,ОГКИ" 70Г"0 COOJI Jl le -ГЬт СООТ ветсгтвенно с входа:.а: первой;. руппы бпоJCQ К ОММАНУ TBIJHИ „B! ОПЬI тогкllJJ г . и!ППЫ FCQ торОГО сов)иi eHbl с00"7;етствснно с Быхо
ДаМгЛ ПЕРВОГQ - ГИС7 PQ гЛЕГ.Q O,I PC:JIEIOÄ цифры множимаго и информационными входами ВторсГО реГистра Веса Очеоэдной цяфрЫ МНСжИМОГО, 1.ЫЛОДЫ бпокга КОММУтации соединены соответГ твенно с инфор"«BПИ0ЬНЬКг1П ВХ(До:МИ Ь О ОГО -ЗЕГ (-. 7- множимогГ1, BJBIICO!>:.l i;.070i. 1Г . .. .-; .- ;!;д 1 ОО J ВЕТСТВЕННО С И Нфоп:, аии 1, ; ги ВХОДа ми тРетьего ре ист;.а: и: Г.::.;: .. :! ". ВыхОды которого соединен-:.. ссГ,-ВетстГ := Г:0 ".. информационными В/, д, —; .:,—.:.В р .OI.Г Ое
ГHctpB множим Гc:, я,-,х.1гд J 0-;-, ГO динены соотВетс твен1.0 с пни>ОГмационньJ ми входами первого регистра кл .Ож; ìîãî
Н -:1 )"-го вычиспите пьного бпока, В;, ходы
Второго регистра веса очередной цифрь7 множимого соединены соответственно с информационными входами третьего регистра веса очередной цифры множимо—
Гог ВЫХОДЫ КОТОРОГО СОЕДИНЕНЫ СсотВЕт-
О.*венно с информационными входами четВертого регистра веса очередной цифры множиь ого, выходы которого соединены соответственно с информационньГми входа ми первого регистра веса очередной цифры множимого (7+1 )-го вычислитепьного блока, входы младших разрядов третьего и четвертого регистров множителя соединены соответственно с выходами старшего и мпадшего разрядов первого регистра переноса результата (1+1 )-Го вычислительного блока, входы старших разрядов третьего и четвертого регистров множитепя соединены соответственно с выходами первого и второго регистров множитепя, выходы третьего и четверто= го регистров множитепя соединекы соответственно с информационнтлми входа и пятого и шестого регистров множителя, Выходы которых соединетты сОотВетственНО С ИифОРМЯЦИОПНЫМИ ВХОДЯМИ СЕДЬМОГО и восьмого реги тров множителя, выходы которых соединены соответственно с информационными входами первого и второго регистров мтто>китепя (+.1)-го Вычислительного блока, выходы первого рсГистря !ястичттого произведения сОедиттены соответственно с информационными входами первой группы первого сумматора-вьтчитаттеля, информационные входы второй группы которого соединены соответственно с выходами первого регистра nepeHoñà, выход суммы первого суммато-= ра-вычитятепя соединен с ипформяционным входом Второго регистра частичного произведения, выходы которого соединены соответственно с информационными входами первой группы второго сумматора- 2О вычитятеля, информационные входы второй группы которого соедттненьт соответственно с выходами второго регистра множимого, а информационные входы третьей группы — соответственно с выходами второго регистра перенося, информационный вход которого соединен с выходом переноса первого сумматора-вычитатепя, выход младшего разряда четвертого регистра множителя соединен с первым управляю- Зо шим входом Второго сумматора-вычитателя, второй управляющий вход которого соединен с выходом младшего разряда третьего регистра множтттеия, выход суммы второго сумматора-вычи тате ля соединен с информационным входом третьего регистра часгичного произведения, выходы которого соединены соответственно с информационными входами первой группы второго сумматора, информацион- щ ные входы второй группы которого соединены соответственно с выходами четвертого регистра поправок, а входы третьей группы — соответственно с Выходами третьего регистра перенося, информационный вход которого соединен с Выходом переноса второго сумматора- вычитатепя, выход переноса второго сумматора соединен с информационным входом четвертого регистра переноса, я Выход суммы - с информационным входол< четвертого регистра частичного проттзведения, вьгходьт которого соединены соответственно с информационными входам» ттервой группы третьего сумматора, иттфттрмяционные входы
$$ второй группы котот.oro соединены соответственно с выходами пятого регистра поправок, а ттнйорл ..т .тонные входы третьей группы — сoo,: гственно с выходаМП ЧЕ Твт р ТОГО РЕГИ С Тра П Яро НОСЯ, ВЫХОД суммы третьего сумматора ) -го вычислительного блока соединен с информационным входом первого регистра частичного произведеттия (т +1 )-го Вычиспитетп; ного блока, я выход пер; оса — с информационным входом t ервого регистра перенося (i+1)-ro вьтчислитепьттого блока, едини IIIblfI Выход первого триггера делителя соединен с информационным входолт первого .султлтятора-вычислителя и с информаци онным Входом второго триггера делителя, единичные выходы первогo и второго тртгггеров формирования окончательного результата соедттнены соответственно с информационными входами третьего и четвертого триггеров формирования Окоттчятепьттого резу пьтята, единичттые Выходы которых соединены соответсттжтто с информационными Входами пятоГо и тпестого триггеров формирования окончатепьного результата, едиттттчньте выходы которых соединены соответственно с иттфорлтттцттонньтлат Входалттт седьмого
ВОСЬМОГО ТРИГГЕРОВ фОРМИРОВаНИЯ ОкОттЧЯтельного результата, единичный Выход третьего триггера формирования окончательного результата соединен с управляющим входоМ сумматора по модулю два, выходы первого регистра промежуточноГо результата соедттненьт соответственно с информационными входал<тт второго регистра промежуточного результата, выходы к оторого с оеди иены соотве тствени о с информационными входами сумматора по модупю двя, выходы которого соединены соответственно с информационными входами третьего регистра промежуточного результата, Вьтходьт которого ccQAHиены соответственно с информационными входами реверсивного счетчика, управляющий вход которого соединен с единичпым выходом пятого триггера формирования окончательного результата, выход первого регистра результата соединен с информационным входом второго регистра результата, Выход которого соелинетг c информационным входом третьего регистра результата, выход которого соединен с информационным входом четвертого регистра результата, выход восьмого триггера формирования окончательного результата соединен с управляющим входом четвертого сулптатора, выход первого регистра переноса результата соединен с ии— формационным Входа и второго регистра переноса результата, выход которого соединен с информационным входом третьего регистра перенося результата, выход которого соединен с информационнъ1м входом четвертого регистра переноса резупьтата, Выходы четвертого и пятого регистров резупьтата, вь1ход четвертого регистра переноса резупьтата соединен соответ- 5 ственно с информационными входами четвертого сумматора, выход реверсивного счетчика соединен с информационным входом пятого регистра результата, выходы пяти старших разрядов третьего сумматора соединены соответственно с .информационными входами шифратора, выходьт шифратора s -го вычислите пьного бпока соединены соответственно - информационными входами первого регистра промежуточного резупьтата (1+1 )-Го вычиспительного бпока, Выходы четверто=. го сумматора -го вычиспи-.епьного бпока соединены соответственно с информа1 пиолин ь1ми РхОдами пе(звог o (зе Гистра (зе Оуль==!2тз тата и первого регистра переноса резупь-, тата ((41)-го вычиспитепьного блока, единичный выход седьмого триггера формирования окончатепьногo резупьтата
1 -го вычислительного блока соединен с 25 информационным входом первого триггеРа фоРМИРОВаНИЯ ОКОНЧ= - П:НОГО Р:,= т: тата (з + I )-го вттчиспитепьного бпоу, единичный выход восьмого триггера формирования окончатепьногO резупьтата ЗО
i-го вычис1тительного бпока соедйнен с информационным Входом второго триггера формирования окончатепьного резупьтата (1+1 )-го вычиспительного блока, единичный выход второго триггера депитепя
1-го вычислительного блока соединен с информационным входом первого тригт"ера делитепя (1 +1)-го Вычиспети1тьенозго бп10--ка, информационные входы второго регистРа множитепЯ, пеРвого РегистРа Веса О-те--т,, редной цифры множимого, первого рег1С-:" ра частичного произведения, первого ре . гистра перечоса, первого регистра проме= жуточттогo резупьтата, первого регистра результате, первого регистра переноса результата, первого триггера де1пттепя, первого и второго триггеров формирования окончатепьного резупьтата первого вычиспитепьного бпока псдктпочены соответственно к информационным входам
M устройства, управпяк>шие входы третьего четвертого, "-едьмого и восьмого регистров множителя, первогo второго и пя= того регистров поправки, второго и четвертого регистров веса очередной цифры
55 множимого, Второго и четвертого регистро1з Р".ИОж11м ОГО,,«тОрoI 0 и четвертОГО рр1" ис г11он !лг г" 1 01 о г т оизведения, Btopo! o и 1еттз 11г! I, с .ъ 1и р;1 1 ро110са, тзтОП1зт О регистра промежуточного резупьтата, третьего, четвертогo, седьмого и восьмого
ТРИГГЕРОВ фОРМИРОваНИЯ ОКОНЧатЕ гтЬНОГO резугптата, второго, четвертого и пятого регистров резупьтата, второго и четвертого регистров переноса резупьтатов, вто(зОГO т(зиГГе (за де пи те пи Объеди!1ены и пОД гКПЮЧЕ1ТЬ1 К ПЕРВОЙ таКтОВОй ШИНЕ УСтРОйства, управпя1ошие входь1 второго, пятогO и шестого регистров множитегя, перBOT О И Т(ЗЕ 1 ЬЕГО (ЗЕГИСТРОВ BOCA ОЧЕ(ЗЕДной цифры множимого, третьего регистра множимог0, первого и третьего регистров частичного произведения, первого и третьегo оегистров переноса, первого триггера депитепя, первого и ретьего реГистООВ п(зоме жу тОИ11ОГ 0 (заIРг пь та та ., пе (3ВОГO, BTOPOI Or ПитОГО . . ШЕСТОГО ТРИГГЕр9В форми р01За1 II II Окон -1 а Тг пь11 ОГО резу Ilbтата перв01 О и т; етьеl О ре" !1!.. рОВ pe—
ЗУ ГГ TGTGr ПОРВОГО и ТРЕТЬЕ- 0 ОЕГИ- !OOB переноса (зезут1ьтаз -:: объедине1111 1, подкд1очены к Второй тактовой шине устройства.
B вычиспитепьном устройстве узел формирования поправок содержит о з leментов И, причем первые Входы эиеменТОВ И яВПя10тея СOOTBr ТСТВЕННО -::= p!1-.!I,l
Входом зпа I(1!lpМИрОЗЗД1111я ПОПDB .3,"., !3T0-. рые Входы епе1ментов И явзя1. тс - соответ:
СТБЕННО BTOpbB ВХОДОЬ1, Зтта r,r . ":10вапия поправок. тпеы. B-,; =;. зге и- нтое И
Обьединены и явпя10:ся .. Ое |.ьим вхсд M узла формирования попра Ок. В1,1хедl. . елементОВ И явпяются Выходами формирОВания поправок, На фиг, la, б представпена ф; нкционапьная схема устройства; на фиг. 2— функционапьная схема узпа формирования пОправок.
B вычиспитепьном устройстве каждый
Вычиспитепьный бпок содержит регистры
11, 21 множитепя, регистр 31 веса очередной цифры множимого, регистр 4 множимого, регистр 51частичных произведений, регистр 6 j IпlеeрpеeнHоoсcоoвB, триггер 71 депитепя, регистр 81 промеж" точного резу1тьтата, триггер 91 формирования окончатепьного резупьтата, триггер 101 формирования окончатепьного резупьтата„ регистр 1 11 результата, регистр 121 переноса результата, узеп 131 формирования поправок, бпок 141 коммутации, сум— матор-Вычитатепь 15, регистры 16, 171 множитепя, регистры 181, 19> поправок, регистр 20 веса очередной циф-ры множимого, регистр 21 множимого, регистр 221 частичных произведений, регистр 23(переносов, регистр 24 i промежуточного резупьтата, триггеры 2. 11 °
95 03
26 i формирования окончяте пьного разу пьтата,. регистр 27 ? результата, регистр
28i перенося результата, сумматор 293 сумматор-вычитатепь 301,сумматор 31 ? по модулю два регистры 32 i, 33 мно- 3 жителя, регистры 34i, 35i поправок, регистр 36i веса очередной цифры множи= мого, регистр 371 множимого, регистр
38 ? частичных произведений, регистр
39i переносов, регистр 40i промежуточногО результата, триггерьГ 41 i, 421 формированич окончательного результата, регистр 431 результата, регистр )-11 переноса результата, сумматор 4 51, реверсивный счетчик 46 i регистры 47 i
48i множителя, регистр 49i пбправок, регистр 50l веса очередной цифры множимого, регистр 51 ? множимого регистр j
Ф л2 1 чястичных пвоизведений рог»с рр
53 переносов, триггер 54i деп»те- ?П пя, регистр 551 промежуточного результата, триггеры 56 i 57 . формирован»я окончательного результата, регистр 58i резу пьтята,регистр 59 i переноса резу пьтата, сумматор 60i шифратор 61i сумматор 62;, тактовые шинь| 63i, 64 .65!
66i, информационные входы 671 -82
Узел 13 формирования поправок содержит элементы 82, 83, 84, ..., и )1, входы 85-87 являются входами узлов. >Q
В вычислительном устройстве инфор— мационные входы регистре 1 множителя первого Вьгчиспитепьнго блока подключены к информационным входам 68„- -стройства, управпяюпий вход обьединен с управпяккцим входом регистра 4 мнотлтмо= го и подкпючен к тактовой шине 66, информационные входы регистра 4., множимого подключен к информационным входам
71„устройства, в каждом вычисли-епьном П бпОке выхОды регистров 1 i и 2i соединеныы соответственно с первыми II вторыми входами узла 13I формирования поправок, третий вход которого соединен с выходом младшего разряда регистра 4i н пер- вым входом бпо я 1 41 коммутации„выходы узла 13 соединены соответственно с информационными входами регистров
181 и 191, выходы которых соединены соответственно с информационными вхо%6 дами сумматора 29i, вь1ходы переноса и суммы которого оединены соответственно с информационными входямч регистров 34i и 351, Вы?;Оды регистра 34i соединены соответс.твенно с информаци ф онными входами рс »истра 49i, Выходы регистра 4 i сос-лиц ьt соответственно с входямй ttf!pp
51 i, BbIKDAbl которого соединены соотВетственно с инфорл яционныл и входами регис ра 4i+1 (i+1)-го вычислительного блока, выходы регистра 20 соединены соответственно с информационными
Входами регистра 36i, выходы которого соединены -оответственно с информационными входами регистра 50i, выходы которого соединены соответственно с информяцисннылси входами регистра 3 +1 (! +1 )-го вычислительного блока, входы м-«ядших разрядов регистров 16s и 171 соединены соответственно с выходами старшего и младшего разрядов регистра -ii+1 (1+1 )-го Вычислительного блока, Входы старших рязрядов 1 6 1 и 1 . : сое динены соответственно с выходами регистров 1 и 2!, выходы регистров 16i и 17-. соедине-:w. соответственно с инфорMQtIHOBrIbIMH B?.Одами peIHCTpGB 3 21 и 33 i
? выходы ко-,орых соединены соответственно с икфосмациОннь".» .и ВХОдями регистроВ
47 и 48i, выходы K0YQpblx соединены соответственно с информационными входами регкствов 11+1 и 2i +1 (! +1 )-Го Вычнcttttòå.ü?IBI-.î блока, выходы регистра
5< соэдинень-: cQciтветственно с информационными входамп первой группы суммаdopa-вычитате пя 15:., информационные входы второй группы B которого соег инеи?ы соответственно с выходами регистра
6i, Выход суммы сумматор-вычитатепя
1 5 соединен с информационным входом регистра 22i, выходы которого соединень. соответственно с информационными
Входами первой группы сумматора-вычитатегя 30i информационные входы второй группы которого соединены соответственно с выходами регистра 21i, а информационные входы третьей группы соответственно с выходами рсгистря 6 i, информационный вход которого соединен с выходом перенося сумматора-вычитяте-. пя 3 5i, BbrxoII младшего разряда регистра -7i соединен с первым угрявпяюшим
ВХОДОМ СуММятОря-ВЫЧИтятс Пя 3<. i, ВТОрой управпяюьпий Вход которы-о соединен с вь .ходом мчяцпега разряда регистра выход суммы сул мятора-ВИ1читяте пя 3+i, соедииеH с инФО? л ш онньцм
957203 входОм регистра 38», выходы кото- . рого соеди22снь2 соответственно с информационными входами первой группы сумматора 45», информационные входы второй группы которого соединены соответственно с выходами регистра 351, а входы третьей группы — соответственно с выходами регистра 391, информационный
Вход которого соединен с выходом переНОСЯ СуММЯ Горя-ВЫЧИ ТЯТЕ Пя 3 0» ВЫХОД с! П переноса сумматора 45 i соединен с информационным входом регистра 531, я выход суммы — с информационным входом регистра 521, выходы которого соединены соответственно с информационными входами первой группы сумматора 60i, информационные входы второй группы которого соединены соответственно с выходами регистра 49», а информяциош2ые входь2 третьей группы соответственно с выходами регистра 531, В2,2ход суммы сумматора 451 1-го вычиспитепьного бпока соединен соответствеш2о с информационным входом регистра 5» + 1 (1+ 1 ) -Гo вычиспитепьного бпока, а выход перено- д
ca — с информационным входом регистра
6 !+1 (» + 1 )-I-o вычиспи; "cä!Bolo бпоиа единичный выход триггера 7» соединек с информационным входом сумматора-вы чиспитепя 151 и с информационным входом триггера 541, elttIHIIHHblp вь1ходы триггеров 9» и 10i соединены соответственно с информационными входами триггеров 25» и 261, единичные выходы Которых соединены соотвегственно с инфор3 » мационными входами триггеров 41i и
421, единичные выходы которого соединены соответственно с 22кформяцион2ть22ли
Входа2ли триггеров 56 i и 57 i,единичный выход триггера 25 i соединен с !,— равпяющим входом сумматора 31 по модулю двя, Rbixop*I регистра 81 соединены соответс венно с информационными входами регистра 2 li, выходы которого соединены соответственно с информационнь2ми входами сумматора 31» по модупю
ДВЯ, ВЬ»ХОДЫ КОТОРОГО СОЕДИНЕНЫ COOT— ветственно с информационными входами регистра 40, вых оды которого соединены соответственно с информационными
%6 входами pPBepctIBIIOI счетчика 46», управпя 2!ший вход которого соединен с единичным В2 2ходо2л триггера 4 11, въ2ход регистра 111 сo.дикpH с информационным входом регистра . ..". выход которого сое-.
Я динен с 2222формя222со222222м входом регистра
43», выход которого соединен с информационным H! OIIOM ", . "!Ic гря 58», вьсход гры2 Гера .! I c!!å Ii! IH tl с упрявсся2О2И22м входом сумматора 62», выход регистра
1 2 соединен с MH+pMAIEIIoHE!M входом
28» Bb!xolE Koторо2"о соединен с информационным входом регистра 441
BI ixolE котОрОГО сосдиксн с инфо22ма1В10нным входом регистра 59», Вь2ходь! регистров 58» и 55 i, выход регистра. 59 сос динены соответственно с информационными входами сум2иатора 62», выход реверсивного счетчика 4 61 сос дине и с информационнымм входом регистра 55»., выходы пяти старших разрядов сумматора 601 соейине22ы соотвстствснно с информационными входами шифра гора 6 12, выходы шифратора 611 -Го вычис2п: ге2п,::"..Гo Gtloка соединены соответственно с IH!j. рмац2»он22ь22ли входами вегистра 8» — г „" l ãо
ВЫЧИСПНтЕПЬНОГО б2»ОЯ.с Bb ХОДЬ2 СУММатО62 i 2 -I o вь.чисtl»I To 2В2ного бпока сoeдинены соответсгве21НО И22фов2..а(що2222ыми входами o-;с!. г2!.. . . + и;„-.гис гра
1 21+1 (1 + 1 I O Bb.. IIIC HH TO:Et,tl!O = 6HOKG, единичный выход триггера 56 - — Го Вычиспитепьного бгока coegHHOH с информа-ционным Входом триГГера -с1 с (1 . 1,2-ГО вычислитепьного бпока, сдини»ilblti выход триггера 57» » -Ге BE!«I!ctI!Iòo tttiool" o Qtlo—
K!I COPl!rii;OH C ttt;?с Г Д2 ЦИОК;съ л "- "е . триггера 10 i+1 +1 )-I o ВВ2 2с с:сс спьноГО бПОКЯ Есдн2222ЧНЬ2йс Вс сх Од !O ) !:-!с - 5 2 1
1 — ГО Вычиспите2т.: !!ОГО О! Ока cooptlt;ен с икформационньсм входе! . тo гггсва . . l (! +1 )-го вычис.-сите-ь22О2 о бпо:.:., -*.,.ормяиконные входы регистров 2i, 3 i! ": ., 6», 8i;111, 12i, триггеров 7i, 9 ., 20 первого вычиспитепьного бло! ..-". Нодкпючсны соответственно к информационным входам 69i, 70i, 721, 73i, 75i,791, 80i
74», 771, 78i, устройства, управпяюшие
Входы регистров 16», 171, 47i, 48i, 18», 19i 491, 201, 50», 21,, 51»,22»-, 52, 23», 53», 241, 55», триггеров
25" ., 261, 54», 56i, 57», регистров
27», 58»,28», 59» соединены и HOIEKIIIOчекы к тактовой шине 65», управпяюшне входы регистров 2», 32», 331, 3-, 36»
37», 51, 38i, 61, 39i, 8i,40i, 111, 43», 12», 441, триггеров 7i, 91, 101, 411, 421 объединены и подкпючены к второй тактовой шике устройства, Б узпе 13» первые входь2 эпементов
83, 84, 85, ..., I» И явпяются соответственно входом 86 узна, вторые входы эпементов 83, 84, 85 ..„2» И явпяются соответственно входом 87 узпя, ТрРтьи входы эпементов 83, 84, 85, И объедикень2 и RBIIHIoTc22 входом 88 узпа, а Выходы явпя2отся выходами 2HEI, «5 цип Бычиспения отпичается от кпассичс ского тем, что операции улн«оженил и суммирования характеризуются рядом специфических особенностей, основными из которых явпяloTGH I?ocпедоветепьное rlo— ступпение цифр мпо>кимого старшими раз- g5 рядами вперед, поспедоветепьное попучение цифр резупьтата умножения двух операндов (очередного множитепя), начиная со старшего разряда с задержкой на один такт поспе поступления разряда множимого, выполнение всех суммирований и вычитаний, неооходимых B ходе вычисления, без сквозных переносов с помошьк> запоминания переносов В специапьных регистрах, а также преобразование очеред55
Hbtx. сумм частичных произведений (представпенных в двоично-позиционной системе счисления) В цифры резупьтята (в квазиканое«ической системе счиспения) t?poHc t«or«HI не ос.нов дополнительной опера40 ции деления ч:IcTHчного результате HB два.
) IpH вычислении апгебряических выраи m1 >ке««ий видя —, ij npu ITI 1 1 и п (1 — со(Ct
?=1 )=i 45 регистры 1, 2, .! 6, 17, 31, 32, 45 и
46 спужят дпл хранения промежуточных значений м ножи те пя, представ пенн or о в избиточной в квязикенической системе счиспения с цифрами из множества (о
1). 11пя кодирования пюбого элемента из этого множества испопьзуется двухбитное представление; первый бит эаписываетсл в j -ом разряде регистров 1, 16 32 и 47 а Второй бит В j -Ом
I з
55 разряде — соответственно регистров 2, .! 7, 3 3 и )8, Соотноц«ен««с кодировoK занесены в
Табlt .!. 3
)Зычиспите «ье«ое устройство произво— дит вычисление апгебраичсских ВыраH «? НИЙ БИЛЯ r n Ct„ 1=1 j=i ) ?т? Очевидно что Выражение П ol 1?опу3 YI tiI j 1 tH? те Я и. « «1 «i l спи подстави ть е! = .!. 1=1 3=1 И IT!<= tT«.rxPOME . ТОГО, ПОДСТаВЛЯЛ П? ;= 1. устройство будет вычис пять сумму е? «и- t0 cT! lI Меняя значение и и «Tt ) к вычиспению оператора Г сводлтсл разные ««lett«»tные процессы: скеплрное произведение двух векторов, вычиспее?«ЕЯ опредепитепл матрицы пюбого порядка и т. д. «3?Ясокяя cKopocTb B? чис пения и Об?!БГч< нный обмен информации с памлтьн> достигак>тся путем применения неавтономНОГО принципа Вычиспения, 1а?«ный приеl«13 (абпиця!. ), 6, 32,:47 ! 7, 33, )8 ! ) ак спедует из неавтономного принципа выпопнения операции умноженил, определснпе суммы частичных произведений (ипи, что то же самое, частичных остятКОB ОТ ДОПЕНIIЯ Еlа ДВЯ) ПРОИСХОДИТ С ошибками, 1!пл компенсации ошибок в каждом -:,-Ом блоке спужет узеп 3 и сумматор I t Узее« 13 предназначен дпя формирования попо>нитепьной и отрицатепьной поправок Р и N на основе мпядшего разряда регистра 4 и Вссх зна Mtttttx рязрядоl«реГистрОВ 1 и 2 B сООтветств" 1 с :Int èHpc?«èìI«Вь1)>ажениями Р= Х (и). J (О-g) и (а-j) ! ) = Х (B) - (O- j) S (О -„!), 1 . —, (1) Где х (?? ) — мпадший разрЯЛ рег««стра 4; 9 и >1 — содержимые регистров 1 и 2 Работа узпе 13 проиппк>стрирована на фиг., 1-де Ч (с«) > (1),..., 3 (t?), J (1), 1 ("-),...,Зн(??)- разряды регистров множитепя 1 и 2, закодированные в соответстВии с таба .1; Р(с«), P(Tt! — разряды попожитепьной компенсации; !(С«), ., Й (o)— разряды отрицатель?«Ой компее«сеции. Сумматор-вычитятепь 15 представ пя ет собой (и+4)-разрядный комбинационный сумматор-вычитатепь с пераппепьным переносом, причем все разряды схемь«, кроме (11+2)-го, явпяется двухвходовыми, а (n+2)-й разряд — трехвходовым, По первым входам ня сумматор-вычитатепь 15 всегда происходит передача содержимого регистра 5, по вторым входам — содержимое регистра 6, причем операция, выполняемая сумма тором-вычитатепем 15 HIUI содержимым регистров 5, 6 и триггера 7, зависит от ее управпяюших входов, связанных с выходами двухбитного регистра B. Пр««бавпение ипи вычитание единицьt к n < 2-ому разряду сумматора-вычитатепя 1 5 осушествпяется с целью выпопненил депения на два частичного результата, попученного в резупьтате спожения ипи вы «итания содержимых регистров 5 и 6.,Пепе?«ие суммы <«г; rMCTH ЧIП . Х f1 POH 31«ЕД(Ций НЯ Два ЦЕООХ01: И— мс для и(р(ВОда (ГО из двсн tf«oA п сзи11иОн н системь« счи(II I .Ли я B ие!б>ыточну10 КЕ4ЙЗИКЛ««ОНИ !0(:КУК) СИСТРМУ (-.ЧИСПЕЦКЯ С пифрами О, 1, > к дпя уменьшения погрешности (.ñïè в двухбитнсм регист (( ре <9 няхо(«класв 3, то произойдет суммирование сод(рж«!мого регистров 5 и (.), если 1" то произойдет суммирование 00— держимого р(ОГHcTpoB 5, «3 и Вычита«гие из этой суммы (-.одержимого триггера 7. (. .Ur1H же 0", то произойдет суммирование содержимого регистров 5 и (>. Сумматор-вы «итетеm, 30 представпя— ет собой (»«+ 1)-х ра.«рядный комбинае«ион — > ный сумматор-вы !Итетепь, все входы KoTopoI 0 трехразряд!и1(. (,спи R у е!ряе«пя!Оп«ие Входы сумматора-Вы «итатепя 30 из мпадших разрядое« р(гистров 1 (> и 1.7 цс=CTVItBOT (, ТО OCgt!IE С1 ВПЯЕ ГСЯ СУММИРО-. ванне сод(ржимого регистров 21-23, <=с-! ( пи «,то от суммы содержимого регистров 22 и 23 вычитается содержимое регистра 2 1, oct!I« "О, то происходит суммирование содержимого регистров 22 и 2 3,2> .(епя трехразрядцых входов суммятсровв-.!чктетепей 1 5 и 30., ве! В:;:Гor;порезрядного суммировеIIHH, бупевые в„iреже(ти !! имяIOT Вид. 5= CtbC Ч CI t>C М Й ОС Xr Ctbg и Р = с» Ь > etc v ЬГ где S — сумма; Р— перенос; в спучае выпопне ни я вь«чита ни я Б=- cf Dc х с(Ьс» ct Ü(= Y - Ü(;., Р= с«Ь (Oft- Ь(., е>езовые уравнения (3 ) coc «Впс-,(,—, < основан!«и у(«авнеций (2 ) заменой с .я Объединял выражение дпя псрезряд!«с>гс суммирования (2) и порязрядцсг."; вь читанця (3), с у !о<ск! уцрявпягс!дих cHO-панов М, и А1,значение Б . Р ог!ре-. депяtor спедук ишм образом с= С(ЪС,(, Ч СБС (;: ДЬЕМ,! С«ЬГМ, 6Б (a) ч сгЬс М (.bcV< v v,ЪСЛ через(М = с« ЬМ ч зсмк ЬС "(„ аЬМ ч с(с !(((ЬСМ, . 4 1 УПРаВПЯ«ОШИŠѫûOr!r-.«, H 1 СОДЕРжкт- Ц Ся В рЕГИС lpr> 34 И В МчадШИХ раЗрядаХ реГист! ОВ l <, ll . 7. (. ОГЛ 1cHÎ с тябп. f 4 ": с (41 (З- -«%0 Гдс („- СССТВ Тr ТВ ЕТ Bbt!to!I««(НИ«(> Пс-. 1 яз!Ги !Ис! < с «ожения, С«4- 4 С) (4 ! л<"(!<л (. Вычитания (041 )- С, <:! 0«аци ° двух р:«э(л!(OI: б(51 0;3 10 ((пи сумм".Topà-вычитатепя 1 > выпопнеНИ(1101(r!ЗРЯа НОГО < ПСЖ(ЦИH ОС ltt = g ф я;«срязряд1 НОЕ ВшчктаНИŠ— ЦОД ВОЗДЕЙСTB!!OS ", = Сс, — 1- Ъ.l l ьт > (пя сумматора-вычита геня .0 под воздействием Н !(>OH ñõñäèò поря !1 яд((ое с и ож(. Ни е, я и 011 «оздг й<: те\кем /<1 -- !101>аз<>я!)нос Bbtт!M т(«ци о (3 су!»(м(!то(>е- 111«1! тя т(!!e \: кмегстся двухрязрядные вход(и, бу певи!е в«;!«>ажеция, спис!!!«а <и!И» их ottp "> >=с> Ь х cf jР =-С Ь (3В(!ду т(л r>, «тс г азря! <Гь! "thoro»! HМОГО !!Ост«ие«кх1 ца <и!«(1я со cxар:!" x t ::..:зсядОВ, ! locпед0в; 0 л! Нс е! <еа!Kjtr и <=, иск - Cбхсди— Кto и Х VIIO!>5!!(0 !1 Г!». (!Hr!(«,! Г (; .Х»(!!!Hß СДН ОРОДН Сс и «С;-:, (Я !01, Я . .:,;r "-, Г» V(Т (.я Clt«DK 4 кс:»!х!у та!« «к, !;1«!f;>! ..>брязсм, ОН СНУ 1» И(Г Д !Ч 11 ::М °;У 7егкстр I с;тужит для хранения уже пос-.. Ливших разрядов. Содержимое регистра 3 кмеет в .д 000 ... 1 ... 000, H.ll! 1>ес(г а<не из» --Гс бпске ца (»+«(.-й е,;<ч-;« :я г; (., -т (1, 3 1-.<Е(га Т-<(1:,а, -,. -OP<«r р - — знеч-.:.: е f -Го разр: д". и, х< ã.- ого., с. тогда -сцк е,: — ., -,î,.:.:,; = —:".ум1!ировяние ссд<ержи«л..х,;с(;..:ров 3 1, ec(l 1ча. значения из» or I !" . rpo, г,; l *< р 21„Б первом блоке едкчипе р-. "::-:.-:я 3 находится в старшем рязрядс, ". "l му ес-т«1 Е.«- 1, то в регистре 21 зег«л! - и чкспо 0000.1 00000 ..., тяк как в регистре 4 будет 0.000.... Кроме этого, едк:;-пгде регистра 3 всегда суммирует с куцем 4 -го разряда регистра 4. Таким обрезом, бупевые выражения, спt;cb .ва«ошие состояния бпока 14 ксмму.г- е;ик, следу«ошие: где Й5, R4, Р ? « — соответственно состоЯния реГистров 3, 4 и 21, а (О- . j-.(«4 4-и) в".е разряды от 0, 1> кроме j -r o. Сумматор 31 по модупк> двя спужит дпя передачи содержимого регистре 2» в регистр 40, еспи в ее управпя«сший вход е(оступает (,=1 из единичного выходе триггера 25. Еспи с» и Ъ вЂ” выходы дв yхразрядного регистра 24 и,с и d Выходы ре((истра 40, то Логическое Выраженк;, 17, ).;", (), описывяюшее работу суммагора 3 по мо дулю двя, будет! (Родопжени ° тлбп. 2 (=с(Ъсде ч с(Ъсйе v diode v a9c je v ч abc,ñ3å . (e Реверсивный счетчик 46 служит дпя вычисления суммы Разрядов одного веса в процессе вычисления суммы произведений, На вход сумматора 62 подаются три числа, а на выходе получаем сумму и 35 перенос. Он служит дпя суммирования результатов, полученных на выходе всех реверсивных счетчиков 46. Использование четырех знаковых разрядов при представлении чисел обусловлено тем, что значение частичного произведения может превышать значение 3. Г!Ри использовании двух ипи трех знаковых разрядов пос.пе сдвига впево это значение искажается. Таб пи ца 2 1 — ) 01 1 — 01 1 — 01 O()11, О« 1. 1.0 Г)010, 1 ()() 0.0 1 — 01 (=abt. а=аь, " где t — выход триггера 2, . Сумма гор 2,) выполняет суммиров)) ние содержимых регистров 1H и 19, т.е. Зна-чении р и М в ре эул) тат е полу чает Г я сумма и перенос, которые поступают пя соответствующие регистры 3 1 и, 3 3. Сумматоры 16 и 60 представляют собой (и+ 1 1-разрядные сумматоры. hy лев вые выра>кения, описываюшие их состояния, имеют вид (2). 15 Шифратор 6 1 HQ пять BxoAQB H ()вя вь)ходя, функционирует в соответствв с тябп. 2, Он служит дпя выделения цифры промежуто (ного резупьтагя в квязиканонической системе счисления. Если а, Ь,с, 20 ol и е представляют собой входы шифра гора 61 (т.е. выходы четырех знаковых и одного значашего разряда сумматора 60, то выходы Е и g шифратора 61 определяются выражениями д f с(ЬсВе ) сгЬс4е v abode ч с13зсде 0001.1 ()()() !.0 О(.) О(). 1 О()ОО.О 111 !.1 1!.1 1,0 1.1 1 0.1 1 1 1А.О 1 — - () 1 1 "«1 О - -()О () — — () Г) О 00 О 00 О f)0 1 «10 1 )()1,.1 1 О!.Q 1 !.00,1 1 — - 1() 1 — 1() )! р и м е ч я н и е. Б тябп. 2 не показаны некоторые возмож)гые комбинации )тяти с гарц их разрядов сумматора 60, которые будут свидетельствовать о переполнении разрядной сетки. (. цепью упрошения предлагаемого устройства эти ситуации не рассматриваются. Разность регистров частичных остатков, переносов равна (n+-1), где n - это разрядность операндов и их регистров. Устройство работает спедуюшим образом. Работа каждого i --го блока протекает за четыре такта, поэтому используются четырехтактовые шины (3;3i -66) . Причем на шины 63! и 651 поступают синхроимпупьсы СИ 1, на шины 6 1 и 661 сипхроимпупьсы СИ 2, Операнды имеют формат; (К; )„; ° Q e„e К, и L,; — управляюшие разрядьц Обозначим разряды операндов через в, где К вЂ” номер разряда в операнде; ) — номер операнда в последовательности произведения Q„)(O )(-.-)((3 ... L.! поступает so 3)(" вход триггера 9; значение L. „), -1 ука1 )т); зывает на то, что операнд с(; является 1J последним из произведения ""с(1)п; . В остальных случаях ), = () и К,.з поступает на вход триггера 1.0. 13 случае, когда К, j-- 1, с(11 является последним oneci -, — > 0 .-3 РЯНДОМ (YI>«KT!>(ПРОИЗВ(Ч1< НИ Я „Т. Е i = !«И 3=(,ТС(ГДЯ 411 = С( г« (!од 5»ействисм синхронизации СИ l входная информация поступается на регистры блока с номером 1= 1, ня .1 5, " „ 11, (3-(, 1 1 .5, 1. — .! пОст у п<>ет код О, В стряший и знаковый разряды регистра 5g постуг(а(с(т з(«аковый разряд И, и старший разряд ПЕРВОГО ОПЕРЯНДЯ 5 Tq ИЗ ПОСПЕДОВЯтеш }«ости 011с»1(.-.с»1 ! Оспи ITT :, -TO 1О » - в триггер 9 поступает 1. = 1 (}нече 1, = (1 и в триггер 10 HocTyl!QOT (с --- О, еспи «T > 1, а в старшем разряде регистра 8 и B триггеpE 7 зяп»сывя(. ((5«с.д» ница. Тогд>я гыходы узна 18» бпокя .1 комму тапи» пупс.ВЫЕ, Я На ВЫХОЦяХ сум= мяторя-Вы ш 1 ятепя 1,.> .! НОВ гОряется co— -.тояние регистра 5,, ибо все упарвплк: п(ие с»гнапы HQ зтом гекте }гупевые. 13Я втором такте работы устройств-.. 2(( си}(хрониз»руюп(!«с. »мп пьсы C! 2 Опре-дс.пя}от момент г(ередачи информации !Ia регистрь(16 --28 . Кроме регистров 20, и 221 состояния осто(п,-(«ых регистров нупевые. Состояния регистров 20 и 22 „2$ повторяют состояния регистров 8„ и 5 На третьем, е затем и на четвертом так-те тя же самая ситуация повторяется, и, таким образом, состояния регистров 31 и 5.1 будут повторяться соответственно 30 в рег(»страх,<3 (.>1, 50, и 381, 52, топько В регистре >521 значе!«ие содержимого регистра 5 будет сдвинуто ня 1 разряд вп(. ВО. На Выхо!}е cxe}!bl 601 по вторяется состояние регистра 5? -1. Со. Э стояния регистров 471 > 48,1, - 191, 5 1, левые. С выхода шифратора 61 поступают пять старших разрядов и, таким образом, на основании кодировок, представпенных в тябп. 2, опредепяется первая цифра множитепя е Е которая являетil 11 11 1 ся стершей цифрой преобразованного чиспа (»1 B кваз»канонической системе счис11 пения, я знач»т через 8 такта СИ 1 мож-, .3 Н 0 11 PH EITTlv5Q Tb С т<(РПГУЮ ЦифРУ Е»g GITP Pa» де c(« II OI o знаковый разряд пя первый уровень первого бпока, Я первый уровень второго бпока (отов к приему второй цифР е110пс-РЯ}сдо д11M Б дяпьнейшс м рассматриваются Выч»спитеггь!«ь(е процессы В первом и во Вгором бпоке, в рс.зупьтате которых будут получены соответственно первый разряд » произхс ((с !п(я с»1 5(с(и ВтОрой pa pan 11 - 11 11 $ В 11 «»сп(! с(„ п квя.. иклнонической си1 CTPV(С «! СП("(ИЯ, 13 oTi»! ч!<((> (Р .! „ц»фра (> 1<> < кяк и все О(т/< (T,(п.((.>аз ряды Опера ндсв ся (>» и :«иаков!>((: рг}зря((ы (1;, 110(Г1<па(. т:-lй две М T<(ji»((»«X 1«яЗряда i(!Г»(тра 1, а !rr 15 >. <> (I.ИСТР 5 !!a -, TOM (ОК .. 6HOT(с I„!»rg><»=. (гутен»и вьп10(пч}п<тг соответству(0(п <(. ПпеОбрязОВ<1!«}(я дпя п(i p(HI IIPH З ТОМ В С:ТЯР!((ЕЛ» И З!(<(КОЕ«0. . (»ЯЭ,»ЯДЯХ реГ»стра,35 зяни:Q(«bl единиц,(. (.Ocòoalпlв всс. >(ocTQ.IT>Hb(õ 1<еГ!«с TPOB н> и(Bbl( (иг(}ап С!:! оп (едс.пяс т момс>нт пр(«е «а H}(ôoðK5QlIHH в регистры второг 0 уро(и(я, Из двухб»тнol-о регистра 8,1 спеду(!Tj!(.(-0 ВыЧИ(I»TP ПЬНОГО 6(IОКЯ lOCT: !GPТ -1(«:= ра множ»тепя я 1 которая зан»сывается B ! }ипг((1пп(х разрядах р(>Г»(тров 1 » „: —. 7„, Состояния реги(-тров 18 —. 8 то:(»(.- ж как Y соответствуюшнх ре(и< ног-.. г:Вое"0 уровня. 1 р(т»11 li l(TlippTT><(! Га! «>l ((а— Ооты !«(}в(«ОГО Вь(>(исгп>т fi>}!oi 0 !.: HO!-
Вопя(от передавят(Вы} .Однук. !и<(, <01."(ап»к> сумматор<я-.вычитатепH 80» lla р(.г»стры Д 8-! и 8 65,, здт ".. ((н»>, <00 ci! }»(01>» на один разряд Впево, -- В ро;.»стрь; и 5.,, После су((м»рова(«(»я («одер}«(}«моГÎ р("1-истООВ 5 2 1 i1 5, .! ., В -",y:,» 1-i I через p „. Одноврсмечнс. ВО втором Вь(ч(«с" «Н«ТЕ ПЬНОМ 6»OK(! (,1 -..=,< ПрО<(СХОД>я СГ(Е-дуюшие преобразования. Под Воздеиствием синхроим(«} и! с<>В > (.И .1, е (старшая цифра преобраэове} ного операнда 011,) .зепи(=ыввется в двухбитный регистр 8п, в старший разряд регистра 5-5 поступяе(Вторая цифра в 5 операнде с»1<1 Состояния рег}icтров первого уровня спедуюшие, !(1 регистрь.: 1ч, 1(1, 6(}, 7 с, («. > 1 0> 3 1,, 12; T!OcT<;I(Q I0T ну пи из paF(»c TpoB 471, - 1 8 5 1,, < 541< 06Ä, з, 58> з=> первого вь(— чиспитепьного 6!IQKQ В< регистр, 5, пере-дается дробная часть (T,p., QHQ «Q(IIQH единипа) из регистр>я 501 сс сдви(ом «право ня один разряд. При таком рес(редепе(»ии данных нв первом уровне втоОго Вычиспитепьного бпокя повторяется -я же самая В}>(чиспите«тьная процедура < (то и описана вьпие дпя первого бпокя при Вычиспении (» отппчие топько в ТРМ, ! ( что содержимое регистра 81, т.е. Р ..l может быть равно О, !. Ипи 1 (т.е, 00> (51, 7.0), тогда в регистр 2 "> П запись<Веются переносы, я В регистр 22 5 = че(:тичный остаток от депения на - .. (3ыходы узпа .! .3(1 и 6HOKQ 1 <1 — нуг(еBT>!H„(3 ДЯПВ" нейшем под Воздейств»pм синхооим(«у!и) ) C= 9, 720, 3 21 сов на регистры второго и третьего уровней происходит дальнейшее суммирование содержимых регистров 22п и 23, соответственно в сумматоре-вычитатепе 301 и сумматоре 45). С выходов сумматора 45() информация записывается в регистры 52 1 и 53(, а затем, поспе очередного суммирования в сумматоре 60 содержимого регистра 52 и 53о,производится анапиз пяти старших разрядов частичного произведения с помошью шифратора 61п, на выходе которого опредепяется вторая цифра множитепя а „,которая явпяется второй старшей цифрой операнда с((1,представпенного в квазиканонической системе счисления. Таким образом, на четвертых уровнях первого и второго вычислительных блоков одновременно опреI I депены значения соответственно С1 è e. (Рассмотрим как протекает дапьше вычис- 20 питепьный процесс в первом, втором и третьем вычислитепьных блоках устройства. B первом вычислительном бпоке вычиспитепьная процедура протекает таким же образом, как и описана выше дпя вычис- 25 (( пения ( Еспи (т 1-3 (т.е. операнд с(>> явпяется (т1 1 поспедним чиспом произведения Ц с)(..), ЗО .( то одновременно с поступпением в .регистр 4 разрядов е1 и Q (старший и знаковый разряды операнда с(1 ) в триггер g подается разряд Ь„ -l, который пере1 1 ) 35 дается потактно с первого вычиспитепьного блока до второго уровня второго вычиспитепьного бпока, где он будет управпять передачей Р1(в реверсивный счетчик 46) и, таким образом, попучим первую цифру резупьтата умножения ц„1хц х(уже (1 в двоичной системе счисления. Под воздействием СИ 1 в двухбитный регистр 8 записывается е,(4,а в реI гистр 8(1- B . На этом же такте в ре1(1 45 гистры 1) и 2 g записываются содержимые регистров:371 и 48„, в регистр 3 передается значение регистра 501, сдвинутое на один разряд вправо. В (n-1) старшие разряды регистра 4ч поступает 5Î содержимое регистра 511, в его младший разряд записывается вторая старшая цифра 6,11операнда с((,значение суммы и переноса частичных произведений передаются из сумматора 60 в регистры 5 и ((э триггера 5 1 „ в триггер 7 за55 писывается "1 ". (:о«таяния триггера 9g (101 и регистров ((и 1 Z нулевые. На первом уровне уэе)I 1:); формирует попожитепьную и отрицательную компенсапшк ошибки в соответс(-BHH с выражением (1 ). Уэеп 14, формирует множимое на основе 2 11 и содержимого регистров:3g и На спедуюшем такте сумматор "9 формирует резкость содержимых регистров 181 () 19 1. В младшие разряды регистров 16 и 17 поступает цифра е и -,orna сумматор-вычитатепь 30Z в соответствии с выражением (4) формирует очередные суммы частичных произведений и перенос суммы частичных произведений. Ввиду нупевого состояния триггера 2-5 на данном такте, выходы сумматора 31 по модулю два также нупевые. (fa третьем такте сумматор 45(формирует очередную сумму части (ных произведений и пх переносы с учетом компечсации. Реэупьтаты передаются в регистрь(52 1 и 53) со сдвигом впево на один разряд, содержимое регистра 34 (передается в регистр 49 также со сдвигом влево на один разряд. На четвертом такТо c5 ììaòop 60 g формирует сул(му частичных произведений и ее перенос;; с уч»(ом поправки, Поспе анапиэа пяти стари их разрядов опредепяется вторая старI)(aa ш(фра 6 от умножения старших разрядов операндов и. „и с(„.Описанный вы-1 числитепьный процесс повторяется на всех последуюших вычпспитепьных бпоках. При поступлении в первый вычиспитепьный блок устройства старшего разряда операнда с(„„ на единичный вход тригге о ра 101 подается К„, =1, и тогда поспе ))))) n четырех тактов во втором вы п спитепьном бпоке содержил(ое реверсивного счетчика 46 передается в сумматор 62nÄ выходь(которого через регистры 1 1-,, 123 27З 28З 43,, 44 58 (9З под пючены к вход - су 1МаТора 603. Тки м образом, сумма торы 6 2 с пу жа т для сложения содержил(ых всех реверсивных счетчиков 463 по мере формирования суммы разрядов одного веса.,("(пя бопьшей ясности отмечаем, что в реверсивнол( счетчике 46 первого вычиспитепьного 1 бпока формируется апгебраическая сумма всех старших разрядов группы произведения, например, еспи имеется сумма q11a 9 13+ á g Q 4 1 1 33 34 35 + o(с(<м с(а А,1 43 то поспе поступения: L < = >, затем (, в триггер 9, он разрешает выдачу в реверсивный счетчик 46„одноразрядные резупьтаты вычиспения соот-ве тственн о 2-3 9:)7203 1113 1 11 23 А =с1 с с(Ь 31 3> 33 34 35 Й фактически осуществляет суммирование СТарШИХ раЗрядОВ (-1, )(((т> И 43, l30 Btopo(v( и в последующих P. Вычислительных 6(IQках происходит то же самое дпя более младших разрядов. При подаче в первый вычислительный блок старшего разряда операнда c(3g подается ь35-! В тр?(ггер 91, а В триггер 1О1-K)>g=1, укязывакипий на то, что необходимо суммировать co(>ep>fcnvoe реВерсивных с (етчиков, тогда K 3 = 1 гере=дается из одного вычислительного блока в другой через три(Звери О, 23, 42 и 57. При этом результат получается в Виде двух ч>лсел чястич or o ре зу льтята и пе Ое?(оса В рЕ. I т(с тра > () и 2 l ((-и р:... зу)п>тат неОбходим B Виде ОднОГО числя> то он может быть получен путем допопНИТЕПЬНОГО ПРОХОда Ч(>РЕЗ ПРЕДЛЯГОЕМО»> устройство. Старшие ((. +2 >-разряды алгебраического выражения видя Я " и m1 ,> П с(„1=1 1=1 t1 ") 1 могут быть получены за — — (31 ((+ Тахта, где (— константа, опреде(ьяюшая необходимую точность окончятельного резу льтата", ! =1,((-,3,.",(- разрядность операндов; Ý5 (>1! — Количество сомножите лей", ь ? 1 — количество вычислительных блоков «vcTpoAQTB9. На следуюшем такте после выдачи „-.l можно принимать новую поспедс?-.:() () вательность чисел, Спедовяте(пно, основное преимушество конвейерного ме-. тода обработки информации, закл(оча!Ошееся в эффективном использовании яппярятУРь(мнОГОРеГHcTPoBBI>v УстРОйстВ, >3 Дан - ф5 ном случае сохраняется. Таким образом, устройство вычиспяе т одно и то же алгебраическое выражение за гораздо меньшее коли IecTBo тактов, чем устройство, выбранное В качестве прототипа, обладает значительно большей по сравнению с ним производительносп.ю и при этом ОНО может состоять из мень-. шего количества однотипных блок<я», "Qoме того, Вь!полнения перемножения и(с и >в дополнительном коде исключает 1;еоб>,одимость в том, чтобы Все оперянпь(як(ряжения, подлежашт)гО Вь(чиспенпк., бы ли ОбяЗятЕЛЬНО П(>ЛО?КИТЕ(fb?9,(MH дрО(>я)(!т, ЧТО И>>(Е>(>Т МЕСТО Г(Р(1 ВЫЧИСЛЕНИИ ЭТОI О ВыражеHHH tlpH помощи устройства, ВыОРЯННОГО В КЯЧЕСТВЕ т(РОТОТИПа..> В -:((HHB"= ние скорости арифметического выражения ДОСТИ (яЕ ТСЯ Н P To (1b !(0 Il)> I P>v(Bb! >II(C (I HI(2 pi О за меIп»lпее количество T91(TQB> по СРЯВНЕНИЮ C H»BBQ(. THb(tv., HQ ТакжЕ И 6ЛЯГОДаРЯ ГО(»(У> ЧТО ДПИТЕПЬНОС (1> ТаКТа я предпагяемо(.(у(.тройс1 В(- является 1 0— РЯЗДО МЕН(ЯЛЕЙ., »(ЕМ В ПРОТО(ИЛЕ> Чта Обеспечивается нахождение;": Насти п(ог0 po3y!1bT9TQ B ст"Ой ство (1 0 cx ei;(е 6е ряспространени>((!pp(>}10>.QB ф О р м у и» и з О б р ? 1- (((и я 1> »1,,>)т>(т .(ИТЕ(П,(> 0» —,- ((>СИ(1.1;0 (.0>.-. Q Я?Ц(Е и;3 (),)т Ы (и С (П > (, :П >ЦЬ! >. 6> HQ»; Q!- ., "»9>((Д>ЫЙ ИЗ КОТОРЫХ СОЙЕР; .((T I!PPB((.(()т"ИСiP ! »(Н(>жиМО(-О Г((!)ВЬтй t"(:(!(.:r!> -;.:-,;О;;:(т (! ЛЯПЕРВ (1> POI-?(CTP 190 >(>>ит>(П>1)>Э>т»((3!>()Д(т.(-(И>й т(яриыт>((т»!!»>я > О )=-В >(Ч>(Гя»,!! ..>) >" Hf(— (()ОРМЯЦИОННЫС ВХОДЬ! Р(ЭГИ Стт Я .",П ОЖ И TP ПЯ п(> )ВОГО Выч(1Ut(HTP(lbf(0(блока 1 :0>(к ((ю -(P (ПЬ(К СООТВЕТСтвуЮцl>(М»(!(ферт Ляя?!О((((Ьт>,( входам устройства> управляющий «хэд обь"единен c ) равпяюц;и> : Входом регистра м НО>ки м01 0 и НОдк (поч,: ft к так (ОНОЙ (и((К е устрОЙства, информацио?(?1(я>) Вхо>ш(реГис (РЯ МНОЖИМОГО ПОДКЛ(О-(of(of К (3>30Т>>яТСТБУЮШИМ ИнфОРМаЦИОПНЫМ ВХОДаМ УСтРОйС1ВЯ> О т II H и 8 10 Ш Е Е . и TCM, »«tQ> С ЦЕ-лью повышения быстродействия устроиства В каждый > -Й >ычиспи т(.(11>ны11 6!(01 . Введcf(b(второй, третий четвертый 0(Гистрь( (EI0>f(HMQ1 0 Второй, ТрС тий, HP TT)oр1 ЫЙ, пятый, шестой, седьмой и 13осьмой регист-ры множителя,. второй, третий и («-вертый РегистРы «19cTH÷f(btõ I(PQHBI3(>rt(. E(!(Й, первый, Второй, третий и четверть((Й ре-. ГИС1РЫ ПЕОЕ(IОСОВ> ПЕРВЫ>(> ВТОРОИ., ТРЕТий> ЧЕТВЕОТттй И ".(Sr>rb1!ë P .. ?»ст )т.! ((от(09 ВО>(ПЕРВЫЙ «TQPQI(, т)»1 ИЙ ЧЕ ТВ- - РТ! Iй и ПЯТЬ;й РЕГИСТР>„.1 -,)ЕЗУ ПЬТЯ 1 Я, 1(СРВ(,1>Й, ВтОрОЙ, Тр "Ã((É и ",= T :-ртый регпстры (Iеренося резупьтя ra, и=-р) ыи,,Второй > 1)е— ТИЙ И ЧЕТВЕ?>ТЫЙ»)> ГИСТPbl B C" ОЧЕРЕДНОЙ цифрь(мно>кимогo, первый, второй и тре-. "Л1Й РЕГИС ТРЬ(ПРОМЕЖУ ТОНН ОГ Q Р ЗУ (>Ьта Та псрвый и ВтОдОЙ тоиГГеpbI де (1итс ((я. пcpВЫЙ, ВТОРОЙ, TP(- -ТИЙ, ЧЕТВЕРТЬ!Й> ПЯГ>>1?(> ШЕСтой, седьмой H Восьмой триггеры формиро-! >(3 ни я Око?! чате пьн Огo результата > ?) торой сумматор-вычитатель, первый, второй, третий и четвертый сумматоры, узел формиро-вания поправок, блок коммутации, шифра =тор, сумматор по моду. по два, реверсивный счетчик, причем В каждом в> чисш-.епьном блоке выходы пзрвого и BTQpopo роСОЕДИНЕf(bt 957 203 2F> 20 венно с первыми и вторыми входами уз— ла формирования поправок, третий вход которого соединен с выходом младшего разряда первого регистра множимого и первым входом блока коммутации, выходы узла формирования поправок соединены соответственно с информационными входами первого и второго регистров поправок, выходы которых соединены соответственно с информационными входами первого сумматора, выходы переноса и суммы которого соединены соответственно с информационными входами третьего и четвертого регистров поправок, выходы третьего регистра поправок соединены со- 1> ответственно с информационными входами пятого регистра поправок, выходы первого множимого соединены соответственно с входами первой группы блока коммутации, входы второй группы которого соединены соответственно с выходами первого регистра веса очередной цифры множимого и информационными входами второго регистра веса очередной цифры множимого, выходы блока коммутации соединены соответственно с информационными входами второго регистра множимого,выходы которого соединены соответственно с информационными входами третьего регистра множимого, выходы которого соединены соответственно с информационными входами четвертого регистра множимоro, выходы которого соединены соответственно с информационными входами первого регистра множимого (1+1)-го вычислительного блока, выходы второго регистра веса очередной цифры множимого соединены соответственно с информационнымиЪходами третьего регистра веса очередной цифры множимого, выходы которого соединены соотВетственно с информационными входами четвертого регистра веса очередной цифры множимого, выходы которого соединены соответственно с информационными входами первого регистра ве- са очередной цифры множимого (i+1)-ro вычислительного блока, входы младших разрядов третьего и четвертого регистров множителя соединены соответственно с выходами старшего и младшего разрядов первого регистра переноса результата (1+1)го вычислительного блока, входы старших разрядов третьего и четвертого регистров множителя соединены соответственно с выходами первого и второго регистров множителя, выходы Третьего и четвертого регистров множителя соединены соответственно с информационными входами пятого и и«T«.iI o регистров множителя, выходы которых соединены соответственно с информационными входами седьмого и восьмого регистров множителя, выходы которых соединены соответственно с информационными входами первого и второго регистров множителя (+ 1)-го вычислительного блока, выходы первого регистра частичного произведения соединены соответственно с информационными входами первой группы первого сумматора-вычитателя, информационные входы второй группы которого соединень| соответственно с выходами первого регистра переноса, выходсуммы первого сумматора-вычитателя соединен с информационным входом второго регистра частичного произведения, выходы которого соединены соответственно с информационными входами первой группы второго сумматора-вычитате пя, информационные входы второй группы которого соединены . соответственно с выходами второго регистра множимого, а информационные входы третьей группы-соответственно с выходами второго регистра переносе,:-,нфо мационный вход которого соединен с выходом переноса первого сумматора-вычи тателя, выход младшего разряда четвертого регистра множителя соединен с первым управляюшим входом второго сумматора-вычитателя, второй управляюший вход которого соединен с выходом младшего разряда третьего регистра множителя, выход суммы второго сумматора-вычитателя соединен с информационным входом третьего регистра частичного произведения, выходы которого соединены соот-, ветственно с информационными входами первой группы второго сумматора, и формационные входы второй группы которого соединены соответственно с выходами четвертого регистра поправок, а входы третьей группы — соответственно с выхода= ми третьего регистра переноса, информационный вход которого соединен с выходом переноса второго сумматора-вычитателя. выход переноса второго сумматора соединен с информационным входом четвертого регистра переноса, а выход суммы — с информационным входом четвертого регистра частичного произведения, выходы которого соединены соответственно с информационными входами первой группы третьего сумматора, информационные входы второй группы которого соединены соответственно с выходами пятого регистра поправок, а информационные входы третьей группы — соответственно с выходами четвертого регистра переноса, 9; (с)Д выход суммы третьего сумматора 1 -го вычиспитепьного бпака соединен с ин- формационным входом первого регистра частичного произведения () + ) )-га вычиспитепьцого бпока, а выход переноса — с 5 информационным входом первого регистра переноса ()+1 )-га вы<1испитеггь.ного бпока, единичный выход первого триггера дечи— топя соединен с информационным входом первОГ О сумматОря-вычитятепяс и с информационным входом второго триггера депитепя, единичные выходы первого и в араго триггеров формирования ококчатспьно резупвтата соединены соответственно с информацианкыми входами третьего и четвертого триггеров формирования окончатепьнаго резупьтята, единичные в1,1— ходы которых соединены соответствегп10 с информационными входами пятого и шес-. того триггеров формирования ококчатепьного резупьтата, единичные выходы которьгх соединены соответственно с икформационными входами седьмого и восьмого триггеров формирования ококчатепького резупьтата, единичный выход третьего триггера формирования .окончатепьного резупьтата соединен с упрявпя)ошим входом сумматора по модуп10 два, выходы первого регистра промежуточного резупьтата соединены соответственно с ин- M формационными входами второго легист= ра промежуточного резупьтатя, выходы которог о соединены соответственна с информационными входами сумматора по модуп)0 два, выходы которого соединены соответственно с информационными входами третьего регистра промежуточного резупьтата, выходы которого соединены соответственно с информационными входами реверсивного счетчика, управпя10ший 4О вход которого соединен с едики1ным выходом пятого триггера формирования окончатепьного резупьтата, выход первого регистре результата соединен с информационным входом второго регистра резупьтата, выход которого соединен с информационным входом третьего регистра резупьтата, выход которого соединен с информационным входом чес вертого регистра результата, выход восьмого триггера формирования окончате пького реэупьтата соединен с управпясошим входом четв ртого сумматора, выход первого регистра переноса рсзупьтата соединен с, информационным входом второго регистра пе55 реноса резупьтата, выход которого roe— динен с информационным входом т) .Т1 еro реги стра псрс носа рс зу пьта та, вь<х сгд которого сoef)II!e!i с инфор1.лациок,fb!Ivf входом четвертого регистра пс.рекоса р< зупьтятя> выходы четвертoro II пятовo ) ei < ЧЕ<ТВЕРТОГО CVMMQTOPQ< ВЫХОД )1С ВРГ<СИВного счетчика соединен с инфо)>мациок-ньгм входом пятого регистра резугп-.тата, выходы пяти стерших разрядов трет).егп сумматора соединены соответствеспго с: информационными входами шифратора, выходы шифратора - < -го вычиспитс <п-ного блока соедике)п.1 соответственно с икфор— клационкыми входами первого грег)<=трQ ПРОМЕЖУТОЧН01 О рс?ЗупьтаТЯ (1+ f ) =ГО ВЫчиспитепьнаго блока, .выходи 1..:1вс1ртогг1 сумматора 4 -го вы гиспитс гьнсго биска GOen!a НЕКЫ COOTDP. ° ГТВС I i -го вычиспитепьногo биска ссесгинек с информационным входом первого тригге.= ря формирования Оканчатеги.r ого )лсзугсь.— тата ((+1 )-го вычис г;ите-п-.ного блока, единичный выход косьма"o триггера фармиравяния 01сокча 1 с. пькОга р< .зу п1< татя ) -га вычиспитепькогo бпока сосдинеп с информационным входом второго триггс=pQ формирования окончатепьксго дезу и;— тата (!+1)-го вычиспитс1пькогo бтакя, единичгц»й выход второг о триг. ера дсп-1тепя )-ro вы гиспи eIIb!1010 бпока ссединен с информационным входом псрвогo триггера депитепя 114 1)-го вычиспитепь< ного блока, информационные входы вто=рого регистра клножитепя, первого регистра веса очередной цифры множик.ога, первого регистра частичкогс произведения„ первого ° регистра переноса, .первого регистра промежуточного рсзупьтата, пер-вого регистра резу ш тятя, первого регистра переноса резупьтята, первого трис -ГЕра дЕПИтЕКя, ГЕрВОГО И Ârо)ОГО трИГГЕров формирования окончательного резупь-тата первог о вычи спите пьного 6 пока подК)ЦОЧЕ1ЛЫ СаатВЕтс ТВЕННО К ИнфОРМЯЦИОНкым входам устройства, управпя101цие входы третьего, четвертого, .седьмого и восьмого регистров множитепя, первого, второго и пятого регистров поправки, второго и четвертого регистров веса oчередной цифры множимого, второго и четвертого регистров мкожимого, второго и четвертого регистров частичного произведения, второго и четвертого регистра переноса. второго регистра промежуточка=-. 957 го резупьтата, третьего > четвертого, седьмого и восьмого триггеров формирования окончатепьного резупьтата, второго, четвертого и пятого регистров резупьтата, второго и четвертого регистров % переноса резупьтатов, второго триггера делитепя объединены и подкпючены к первой тактовой шине устройства, управпяющие входы второго, пятого и шестого регистров множитепя, первого и третьего >6 регистров веса очередной цифры множимого, третьего регистра множимого, первого и третьего регистров частичного произведения, первого и третьего регистров переноса, первого триггера депитепя, первого и третьего регистров промежуточ-. ного резупьтата, первого, второго, пятого и шестого триггеров формирования окончательного результата, первого и третье.го регистров резупьтата, первого и тре- ZO тьего регистров переноса резупьтата объ203 30 единены и подкпючены к второй тактов6»» шине устройства. 2. Устройство по и. 1, о т п и ч а юш е е с я тем, что узеп формирования поправок содержит и эпементов И, причем первые входы эпементов И явпяются соответственно первым входом узпа формирования поправок, вторые входы эпементов И явпяктся соответственно вторым входом узпа формирования поправок, третьи входы энементов И объединены и являются третьим входом узла формирования поправок, выходы элементов И явпяются выходами узпа формирования поправок. Источники информации, принятые во внимание при экспертизе 1. Патент ФРГ hb 2034341, кл. (, 06 F 7/38, опубник, 1976, 2. Авторское свидетепьство СССР % 656059, кп, С» 06 F 7/38, 1976 {прототип). 957 20Д Составитепь Л. Медведева Редактор В. Пипипенко Техред E,Харитончик Корректор Г. Решетник Заказ 6599/37 Тираж 731 Подписное 1ЗНИИПИ Государственного комитета СССР по депам изобретений и открытий 11ЗГ). 5, Москва, Ж-35, Раушская наб., д. 4/5 Фипиап ППП Патент, r. Ужгород, уп. Проектная, 4
