Устройство для управления прерыванием программ

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Соцналнстнческнх

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 22.04.81 (21) 3276553/10-24 )$$)+.Кд.>

С 06 F 9/46 с присоединением заявки Нов (23) Приоритет—

Государственный комитет

СССР ио делам изобретений и открытий

Опубликовано 301182 ° бюллетень М 44

Дата опубликования описания 30 ° 11 ° 02 (Я3) УД (601. 325 (088.8) (72) Автор изобретения

В.П.Чернов (71) 3 а яв итель (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПРЕРЫВАНИЕМ

ПРОГРАММ

Изобретение относится к вычислительной технике и может найти применение в вычислительных системах, работающих в реальном масштабе времени.

Известны устройства для управления прерыванием, содержащие схему приоритета, выполненную на элементах коммутации, схему сброса, триггеры для запоминания запросов, триггеры блокиров-1п ки, которые при новом поступлении, только что обслуженного запроса,запрешают его прием на обработку до завершения обслуживания запросов,ранее принятых в устройство С17.

Недостатками данных устройств является большая вероятность несвоевременного обслуживания запросов изза отсутствия возможности снятия блокировки при наличии менее приоритетных запросов для повторной обработки более приоритетных запросов. Кроме того, возможна потеря повторных запросов, так как они временно не фиксируются за период действия блокировки.

Наиболее близким по технической сущности к предлагаемому является устройство для управления прерыванием программ, содержащее N-разрядные регистры прерываний, блокировки запросов, очереди запросов и деблокировки запросов, узел выбора приоритета, элемент И, элемент задержки и элементы ИЛИ Г2 3.

Недостаткаии устройства является сложность и ограниченные функциональные возможности по управлению очередью запросов.

Цель изобретения — упрощение устройства.

Поставленная цель достигается тем, что в устройство для управления прерыванием программ; содержащее М-разрядные (N — число источников запросов) регистры прерываний и блокировки, блок выбора приоритета, нф>ичем единичный выход i-ro (1=1,....N) разряда регистра прерываний подключен к i-му входу первой группы входов блока выбора приоритета, первый выход которого является выходом устройства, введены группа из N элементов

И и группа иэ (N-1) элементов ИЛИ, причем единичный и нулевой входы

i-го разряда регистра прерываний подключены соответственно к i-му входу запроса устройства и выход

i-го элемента И группы, первый и второй входы которого соединены соответственно с i-ми выходамн первой и

978150 второй групп выходов блока выбора приоритета, единичный вход i-ro разряда регистра блокировки, подключенного нулевым выходом к i-му входу второй группы входов блока выбора приоритета, соединен с i-м выходом группы выходов устройства и с i-м выходом третьей группы выходов блока выбора приоритета, нулевой вход каждого разряда, кроме N-го, регистра блокировки, подключен к выходу

i-ro элемента ИЛИ группы, а нулевой вход N-го разряда регистра блокировки соединен с.соответствующими входами всех элементов ИЛИ группы и вторым выходом блока выбора !5 приоритета, вход которого является управляющим входом устройства.

Кроме того, блок выбора приоритета содержит два элемента задержки, элементы НЕ и ИЛИ, N узлов анализа состояния канала, первые входы которых соединены с соответствующими входами первой группы входов блока, первые выходы узлов анализа состояния канала соединены с соответствующими выходами первой группы выходов блока, вторые и третьи выходы и вторые входы узлов анализа состояния канала соединены соответственно с выходами второй и третьей групп выходов и входами второй группы входов блока, вход блока соединен с третьими входами каждого узла анализа состояния канала и через первый элемент задержки с первым входом элемента ИЛИ, через второй элемент задержки — с четвертыми входами всех узлов анализа состояния канала, выход элемента ИЛИ соединен с пятыми входами всех узлов анализа состояния канала, четвертый выход i-го (i=1,...,N-1) узла анализа состояния канала соединен с шестым входом (i+1)-ro узла анализа состояния канала, четвертый выход

N-ro узла анализа состояния канала соединен с первым выходом блока и через элемент НЕ с вторым выходом блока и с вторым входом элемента ИЛИ.

Кроме того, узел анализа состояния канала, кроме первого, содержит триггер запроса, элементы И, HJIH, НЕ и 50 выходной триггер, единичный вход которого соединен с выходом первого элемента И, первый вход которого подключен к четвертому входу узла, второй вход— к выходу элемента НЕ, единичный выход 55 выходного триггера соединен с третьим выходом узла и первым входом второго эле мента И, .выход которого подключен-.к .нулевому входу триггера запроса, единичный выход которого соединен с пер-60 вым входом элемента ИЛИ, выход которого подключен к четвертому выходу узла, второй вход элемента ИЛИ подключен к входу элемента НЕ и шестому входу узла, единичный выход триггера запроса соединен с третьим входом первого элемента

И и вторым выходом узла, а единичный вход - с выходом третьего элемента И, первый и второй входы которого соединены соответственно с первым и вторым входами узла, третий вход третьего элемента И соединен с пятым входом узла и нулевым входом выходного триггера, нулевой выход которого подключен к первому выходу узла, а второй вход второго элемента И соединен с третьим входом узла.

Кроме того, первый узел анализа состояния канала содержит триггер запроса, выходной триггер, элементы причем единичный вход выходного триггера соединен с выходом первого элемента И, первый вход которого подключен к четвертому входу узла, единичный выход выходного триггера соединен с третьим выходом узла и первым входом второго элемента И, подключенного к нулевому входу триггера запроса, единичный выход соединен с четвертым выходом узла, вторым входом первого элемента И, а единичный вход триггера запроса соединен с выходом третьего элемента И, соединенного первым входом с первым входом узла, вторым входом — c вторым входом узла, третьим входом — с пятым входом узла и нулевым входом выходного триггера, нулевой выход которого подключен к первому выходу узла, а второй вход второго элемента И соединен с третьим входом узла.

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит триггеры 1 регистра прерываний, триггеры 2 регистра блокировки, блок 3 выбора приоритета, элементы И 4 группы, элементы

ИЛИ 5 группы. Блок 3 содержит узлы 6 анализа состояния канала, включающее в себя: третий элемент И 7, второй элемент И 8, триггер 9 запроса., элемент ИЛИ 10, элемент НЕ 11, первый элемент И 12, выходной триггер 13.

Кроме того, блок 3 содержит элемент

НЕ 14, элемент ИЛИ 15, первый элемент

16 задержки, второй элемент 17 задержки. На чертеже также обозначены: управляющий вход 18 устройства, управляющий выход 19 устройства, входы

2g запроса и выходы 21 устройства.

Устройство работает следующим образом.

В исходном положении триггеры 1 и 2, 9 и 13 находятся в нулевом состоянии. На управляющем выходе 19 устройства присутствует нулевой потенциал, разрешающий перезапись сигналов запроса из триггеров 1 регистра прерываний в триггеры 9 запроса при поступлении сигналов "Запрос" на любой из входов 20.

978150 осуществляется последовательное обслуживание заявок, поступающих к моменту ввода э устройство заявки по каналу. высшего приоритета данной группы.

Выбирая определенным образом соединения выходов. 21 устройства с входами элементов ИЛИ 5, можно устанавливать требуемое число каналов в группе одного уровня приоритета с требуемым числом групп разных уровней приоритета и тем самым управлять очередью запросов на обслуживание.

Эффективность предлагаемого устройства состоит в том, что сокращает1 ся оборудование известного устройства, расширяются его функциональные возможности по управлению очередью запросов путем организации групп каналов разного уровня приоритета.

Формула изобретения

При этом на управляющем выходе

19 устройства появляется единичный потенциал, отображающий обобщенный сигнал требования обслуживания.Поступающие в это время запросные сигналы по входам 20 запроса устройства запоминаются триггерами 1 регистра прерываний. При поступлении сигнала "Обслуживание" на управляющий вход 18 устройства осуществляется сброс триггера 9 запроса в нулевое состояние через элемент И 8 любого узла анализа состояния канала, если производится обслуживание по данному каналу. Сигнал "Обслуживание", задерживаемый элементом 16 задержки !5 на длительность его существования, через элемент ИЛИ 15 разрешает перезапись запросных сигналов из триггеров 1 регистра прерываний в триггеры 9 запроса через элемент И 7 20 при отсутствии блокировки и переключает в нулевое состояние выходной триггер 13 канала, если произэоди-ся обслуживание по данному каналу, подготавливая тем самым к срабаты- 75

1 ванию элемент И 4. После перезаписи сигнала запроса триггер 1 регистра прерываний переводится в нулевое состояние с сохранением единичного потенциала на нулевом входе, что по- 30 выщает помехозащищенность устройства. Сигнал "Обслуживание", задержанный элементом 17 задержки на время переходных процессов установления приоритета, поступает на входы раз- 35 решения узлов 6 анализа состояния канала и осуществляет через элемент

И 12 переключение в единичное состояние выходного триггера 13 узла в соответствии с выбранным приоритетом. 4й

Единичный потенциал появляется на соответствующем выходе 21 устройства, подготавливает к срабатыванию элемент И 8 и переводит в единичное состояние триггер 2 регистра блоки- 45 ровки, запрещая тем самым перезапись сигналов запроса из триггера 1 в триггер 9 данного канала, несмотря на то, что на нулевом входе триггера 1 устанавливается нулевой потенциал и триггер запоминает очередной сигнал

"Запрос" по данному каналу.

Разблокировка канала для обслуживания очередной заявки производится только в начале, обслуживания заявки по каналу с меньшим приоритетом при условии, что выход этого канала соединен с входом элемента ИЛИ 5 данного канала или при появлении единичНого потенциала на выходе отсутствия запроса узла выбора приоритета.Отсут- 6О ствие соединения выхода данного канала с входом элемента ИЛИ 5 канала более высокого приоритета приводит к образованию группы из двух каналов одного уровня приоритета, в которой 65

1. Устройство для управления прерыванием программ, содержащее N-разрядные (N — число источников запро" сов) регистры прерываний и блокировки, блок выбора приоритета, причем единичный выход i-го (i=1,. °,N) раэ" ряда регистра прерываний подключен к i-му входу первой группы входов блока выбора приоритета, первый выход которого является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введены группа из V элементов И и руппа из (N-1) элементов ИЛИ, причем единичный и нулевой входы i-ro разряда регистра прерываний подключены соответственно к i-му входу запроса устройства и выходу i-ro элемента

И группы, первый и второй входы которого соединены соответственно с

i-ми выходами первой и второй групп выходов блока выбора приоритета,единичный вход i-го разряда регистра блокировки, подключенного нулевым выхо дом к i-му входу второй группы входов блока выбора приоритета, соединен с

i-м выходом группы выходов устройства и i-м выходом третьей группы выходов блока выбора приоритета, нулевой вход каждого разряда, кроме N- ro, регистра блокировки подключен к выходу i-го элемента ИЛИ группы, а нулевой вход

N-го разряда регистра блокировки соединен с соответствующими входами всех элементов ИЛИ группы и вторым выходом блока выбора приоритета, вход которого является управляющим входом устройства.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок выбора приоритета содержит два элемента задержки, элементы НЕ, ИЛИ, N узлов анализа состояния канала, первые входы которых соединены с соответствующими входами первой группы входов

978150 блока, первые выходы узлов анализа состояния канала соединены с соответствующими выходами первой группы выходов блока, вторые и третьи выходы и вторые входы узлов анализа состояния канала соединены соответственно с выходами второй и третьей групп выходов и входами второй группы входов блока, вход блока соединен с третьими входами каждого узла анализа состояния канала и через первый элемент задержки е первым входом элемента ИЛИ, через второй элемент задержки - с четвертыми входами всех узлов анализа состояния канала, выход элемента ИЛИ соединен.с пятыми вхо- 15 дами всех узлов анализа состояния канала, четвертый выход i-ro (i 1,..., N-1) узла анализа состояния канала соединен с шестым входом (n+I)-ro узла анализа состояния канала, четвер- 2О тый выход N-ro узла анализа состояния канала соединен с первым выходом блока и через элемент НЕ с вторым выходом блока и с вторым входом элемента ИЛИ. 25

3, Устройство по п.1, о т л и ч а ю щ е е с я тем, что узел анализа состояния канала, кроме первого, содержит триггер запроса, элементы

И, ИЛИ, НЕ и выходной триггер, еди- ЗО ничный вход которого соединен с выходом первого элемента И, первый вход которого подключен к четвертому входу узла второй вход — к выходу элемента НЕ, единичный выход выходного триггера соединен с третьим выхсщом узла и первым входом второго элемента И, выход которого подключен к нулевому входу триггера запроса, единичный выход которого соединен с 4О первым входом элемента ИЛИ, выход которого подключен к четвертому выходу узла, второй вход элемента

ИЛИ подключен к входу элемента НЕ и шестому входу узла, единичный выход триггера запроса соединен с третьим входом первого элемента И и вторым выходом узла, а единичный вход - с выхОдом третьего элемента И, первый и второй входы которого соединены соответственно с первым и вторым входами узла, третий вход третьего элемента И соединен с пятым входом узла и нулевым входом выходного триггера, нулевой выход которого подключен к первому выходу узла, а второй вход второго элемента И соединен с третьим входом узла.

4. Устройство по п.1, о т л и ч а ю щ е е с я тем, что первый узел анализа состояния канала содержит триггер запроса, выходной триггер, элементы И, причем единичный вход выходного триггера соединен с выходом первого элемента И,первый вход которого подключен к четвертому входу узла, единичный выход выходного триггера соединен с третьим выходом узла и первым входом второго элемента И, подключенного выходом к нулевому входу триггера запроса, единичный выход которого соединен с четвертым выходом узла, вторым входом первого элемента И, а единичный вход триггера запроса соединен с выходом третьего элемента И, соединенного первым входом с первым входом узла, вторым входом - с вторым входом узла, третьим входом - с пятым входом узла и нулевым входом выходного триггера, нулевой выход которого подключен к первому выходу узла, а второй вход второго элемента И соединен с третьим входом узла.

Источники информации, принятые во внимание при экспертизе

1. Патент ФРГ 9 233159, кл. С 06 F 9/46, 1976.

2. Авторское свидетельство сссР

Р 726531, кл. G 06 F 9/46, 1980 (прототип).

978150

Составитель Г. Пономарева

Техред С.Мигунова Корректор Н. Король

Редактор Ю. Середа

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Заказ 9220/65 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Устройство для управления прерыванием программ Устройство для управления прерыванием программ Устройство для управления прерыванием программ Устройство для управления прерыванием программ Устройство для управления прерыванием программ 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и автоматического контроля и может быть использовано в устройствах прерывания программ, управления потоками данных и формирования исполнительного адреса банков данных в логических процессорах

Изобретение относится к вычислительной технике и используется в автоматических системах управления технологическими процессами

Изобретение относится к вычислительной технике

Изобретение относится к системе и способу для обеспечения возможности исполнения кода режима управления системой (SMM) во время защищенной работы в микропроцессорной системе

Изобретение относится к области вычислительной техники, в частности к системам прерывания ЭВМ

Изобретение относится к вычислительной технике, а именно к процессорам, предназначенным для работы в многозадачном режиме и содержащим аппаратные средства для автоматического переключения контекста задач и процедур

Изобретение относится к области вычислительной техники, а именно к микропроцессорам и микроконтроллерам

Изобретение относится к вычислительной технике
Наверх