Синтезатор частот

 

(ti>978365

Союз Советсиик

Социапистичвскик

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное н авт. свид-ву (22) 3 в 08. 12. 80 (2) ) 3214753/18-09 (51)М. Кл. с прнсоединениеее заявки М (23)Приоритет

H 03 1 7/16

3ЬаудвретеаеыС квмитет

СССР ао йелем кзееретенкй н втерыткЯ

Опубликовано 30.11.82. Бюллетень М 44 (5З) УЙК 621. 373..42(088.8) Дата опубликования описания 30. 11. 82 (72) Автори изобретения

Д. Г. Нисневич и В. Л. Гусев

P1) Заявитель

:(54) СИНТЕЗАТОР ЧАСТОТ

Изобретение относится к радиотех. нике и может быть использовано е широкодиапазонных системах формирования дискретного множества частот.

Известен синтезатор частот, содер5 жащий соединенные в кольцо перестраиваемый генератор, делитель частоты с переменным коэффициентом деления, цифровой частотный дискриминатор, устройство выборки по длительности импульсов, формирователь кодов управля. ющих напряжений, выполненный в виде итерационного вычислительного блока цифроаналоговый преобразователь и фильтр нижних частот, а также последовательно соединенные опорный генератор и делитель частоть с flocTOHHHbtM коэффициентом деления, и блок управления (1).

Однако в известном устройстве не 20 обеспечивается устойчивость работы при воздействии помех в процессе настройки. Под влиянием помех может быть выбрана не та половина диапазона управляемого напряжения, при этом автоматической настройки не произой- дет и необходимо провести повторный цикл.

Цель изобретения - повышение устой. чивости работы путем ослабления влияния помех.

Поставленная цель достигается тем, что в синтезатор частот, содержащий последовательно соединенные подстраиваемый генератор, делитель частоты с переменным коэффициентом деления и цифровой частотный дискриминатор, пер. вый и второй выходы которого подключены к соответствующим входам устройства выборки по длительности импульсов, первый и второй выходы которого соединены с первым и вторым входами формирователя кодов управляющих напря- жений, выполненного в виде итерационного вычислительного блока, а также последовательно соединенные опорный генератор и делитель частоты с посто.1 янным коэффициентом деления, выход

3 97836 которого подключен к другому входу цифрового частотного дискриминатора, последовательно соединенные цифроаналоговый преобразователь и фильтр нижних частот, выход которого подключен к управляющему входу подстраиваемого генератора, и блок управления, первый выход которого соединен с управляющим входом делителя частоты с переменным о коэффициентом деления, введены последовательно соединенные индикатор настройки и блок памяти, последовательно соединенные сумматор, регистр и коммутатор и последовательно соединенные блок защиты от ложных сигналов и элемент ИЛИ, второй вход которого соедйнен с другим входом блока управления, а выход элемента ИЛИ подключен к стартовому входу формирователя кода управляющих напряжений, первьй и второй выходы которого соединены соответственно с цикловым входом блока защиты от ложных сигналов и режимным входом индикатора настройки, первые и вторые входы которого объединены с вторым и третьим входами блока памя- ти и вторым и третьим входами регист ра и подключены к первому и второму выходам устройства выборки по длительности импульсов, входы первого и вто- $О рого операндов сумматора подключены соответственно к выходу блока памяти и коммутатора, второй вход блока защиты от лажных сигналов объединен с управляющим входом коммутатора и под$$ ключен к выходу индикатора настроики, поразрядные выходы регистра соединены с поразрядными входами цифроаналогового преобразователя, а информационные выходы формирователя кодов управляющих напряжений соединены с второй группой входов коммутатора.

На чертеже изображена структурная электрическая схема предлагаемого синтезатора частот.

Синтезатор частот содержит подстраиваемый генератор 1, делитель 2 частоты с переменным коэффициентом деления, блок 3 управления, цифровой частотный дискриминатор 4, устройство 5 выборки $1! по длительности импульсов, опорный генератор 6, делитель 7 частоты с постоянным коэффициентом деления, формирователь 8 кодов управляющих напря" жений, цифроаналоговый преобразова- $$ тель 9, фильтр 10 нижних частот, инди-, катор 11 настройки, блок 12 памяти, сумматор 13, регистр 14, блок 15 за5 4 щиты от ложных сигналов, элемент ИЛИ

16 и коммутатор 17.

° Устройство работает следующим образом.

На управляющий вход подстраиваемого генератора 1 с выхода цифроаналогового преобразователя 9 подается управляющее напряжение, величина которого пропорциональна коду с выхода регистра 14. Процесс настройки осуществляется с помощью ряда последовательных итерационных циклов. Индикатор 11 настройки по сигналам с устрой. ства 5 выборки и формирователя 8 кодов вырабатывает сигналы, индицирующие нахождение системы в режиме дихотомического поиска или окончания его.

Эти сигналы запоминаются на все время этапа настройки. Алгоритм работы индикатора описывается следующими булевыми выражениями:

d=(aVb) с;

d=cVab, где а, Ъ - сигналы с выхода устройстства выборки, соответст вующее положительной и отрицательной расстройке по частоте; с — сигнала начала поиска с формирователя 8 кодов;

d - сигнал "В режиме поиска система настроилась";

d — - сигнал "Идет поиск - система не настроилась".

Индикатор 11 настройки может быть реализован с помощью комбинационной логической схемы и элементов памяти.

8 блок 12 памяти записаны три числа О, +l, - l. В течение процесса поиска с выхода блока 12 памяти на входы первого операнда сумматора 13 подается "О" и коммутатор 17 соединяет информационные выходы формирователя

8 кодов с входами второго операнда сумматора 13. После окончания поиска по сигналу индикатора 11 настройки синтезатор частот переходит в режим автоматической подстройки частоты, коммутатор 17 переключается и соединяет выходы регистра 14 с входами второго операнда сумматора 13. При этом> если на выходе устройства 5 выборки появляется сигнал о частотной расстройке, то в соответствии со знаком расстройки блок памяти выдает на сумматор 13 код "+1" или "- 1". Вследствие этого напряжение на выходе цифроаналогового преобразователя 9 увеличится или уменьшится на один дискрет, 978365

Формула изобретения компенсируя расстройку. Полоса удержания описанной системы автоматической подстройки равна всему рабочему диапазону подстраиваемого генератора 1.

Блок 15 защиты служиТ для автоматического повторного запуска системы в случае сбоя. На вход блока 15 защиты поступают сигналы с выхода индикатора 11 настройки и циклового выхода 10 формирователя 8 кодов. Если в течение

iC циклов с выхода индикатора 11 настройки придет сигнал, что требуемая частота не выставлена, то по сигналу с выхода блока 15 защиты через элемент i 15

ИЛИ 16 осуществляют повторйый запуск формирователя 8 кодов.

Блок 1.5 защиты может быть реализован с помощью комбинационной логической схемы, элементов памяти и пересчет- 20 ного устройства.

Формирователь 8 кодов может запускаться также по сигналу с блока 3 уп. равления через элемент ИЛИ 1б. Если после заданного количества повторных за- 2$ пусков синтезатор частот не настраивается, на дополнительном выходе блока

15 защиты вырабатывается сигнал нНеI исправность".

Таким образом, предлагаемое устрой 30 ство обладает повышенной устойчивостью к воздействию помех в процессе настройки.

Синтезатор частот, содержащий последовательно соединенные подстраиваемый генератор, делитель частоты с ф» переменным коэффициентом деления и цифровой частотный дискриминатор, пер- . вый и второй выходы которого подключены к соответствующим входам устройства выборки Ilo длительности имульсов »у первый и второй выходы которого соединены с первым и вторым входами формирователя кодов управляющих напряжений, выполненного в виде итерационного вычислительного блока, а также последовательно соединенные опорный генератор и делитель частоты с постоянным коэффициентом деления, выход которого подключен .к другому входу цифрового частотного дискриминатора, последовательно соединенные цифроаналоговый преобразователь и Фильтр нижних частот, выход которого подключен к управляющему входу подстраиваемого генератора, блок управления, первый выход которого соединен с управляющим вхо- . дом делителя частоты с переменным коэффициентом деления, о т л и ч а юшийся тем, что, с целью повышения устойчивости работы путем ослабления влияния помех, в него введены последовательно соединенные индикатор настройки и блок памяти, последовательно соединенные сумматор, регистр и коммутатор и последовательно соединенные блок защиты от ложных сигналов и элемент

ИЛИ, второй вход которого соединен с другим входом блока управления, а выход элемента ИЛИ подключен к стартовому входу формирователя кода управляющих напряжений, первый и второй выходы которого соединены соответственно с цикловым входом блока защиты от ложных сигналов и режимным входом индикатора настройки, первые и вторые входы которого объединены с вторыми и третьими входами блока памяти и с вторыми и третьими входами регистра и подключены к первому и второму вы" ходам устройства выборки по длительности импульсов, входы первого и вто. рого операндов сумматора подключены соответственно к выходу блока памяти и коммутатора, второй вход блока защиты от ложных сигналов объединен с управляющим входом коммутатора и подключен к выход индикатора настройки „ поразрядные выходы регистра соединены

I с поразрядными входами цифроаналогового преобразователя, а информационные выход формирователя кодов управ" ляющих напряжений соединены с второй группой входов коммутатора.

Источники информации, принятые во внимание при экспертизе

Авторское свидетельство СССР

N 657575, кл. H 03 L 7/00, 1976 (прототип).

978365

Составитель Ю. Ковалев

Техред Т.Фанта Корректор Л. Бокшан.

Редактор И. Михеева

Тираж 959 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рауюская наб., д. 4/5

Заказ 9243/75

Филиал ППП "Патент", r. Ужгород, ул, Проектная, 4