Устройство для контроля логических узлов

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советскик

Социалистических республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6!) Дополнительное к авт. свид-ву (22) Заявлено 17.08.81 (21)3329161/18-21 (И М.цй. 3 а 01 R 31/ог с присоединением заявки Но

Государственный комитет

СССР но делам изобретений н открытий (23) Приоритет

Опубликовано 30.01 83,Бюллетень М? 4 (Щ УДК 6 21. 396 (088.8) Дата опубликования описания 30 .01. 83

В.A. Громаковский, A.Н. Зимаревф Ю.Д.. Ря

В.A. Сергеев, . B.Ï. Тюпин и ИЗВ. ЧеглайЮм.,„, 1: i i Р. Ъ. . Yg. .с %

Ф р (72) Авторы изобретения (7! ) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ УЗЛОВ

Изобретение относится к контрольно-измерительHGA тexBHKB и может быть использовано для контроля логических узлов с последователь-. 5 ностными схемами .

Известно устройство для проверки логических узлов по заранее составленной тестовой последовательности, содержащее блок считывания программы проверки, регистр входных сигналов, блок формироьателей входных сигналов, регистр контрольных выходных сигналов и блок сравнения контрольных сигналов с выходными сигналами проверяемого логического узла «1».

Недостатком устройства является низкая достоверность контроля, обусловленная тем, что используемые регулярные контролирующие -тесты не обеспечивают необходимой полноты охвата сложных цифровых узлов, содержащих 500 и более логических вентилей.

Наиболее близким техническим ре-, шением к предлагаемому является устройство для контроля цифровых узлов, содержащее генератор тактовых импульсов, индикатор, эадатчик логического нуля, задатчик псевдослучайного кода, блок разделения фрой: тов входных сигналов, первые и вторые элементы И-НЕ, первый и второй формирователи логического узла и блок сравнения 2).

Для уменьшения вероятности возник. новения гонок фронтов в контрольном узле каждый новый .входной набор передается на его входы поразрядно, что не позволяет избежать гонок фрон тов, если в контролируемом узле имеются синхронизированные триггеры с запрещенными комбинациями входных сигналов, DV-триггеры с комбинационными схемами на Ч-входах и т.п., что ограничивает область применения известного устройства.

Цель изобретения — расширение области применения устройства. доставленная цель достигается тем что в устройство для контроля логических узлов, содержащее генератор тактовых импульсов, индикатор, эадатчик логического. нуля, эадатчик псевдослучайного кода, соединенный первыми выходами с первыми входами соответствующих первых элементов ИНЕ, выходы которых соединены с перными входами вторых элементов И-НЕ, выходы которых соединены череэ пер993168 вые формирователи с соответствующими входами контролируемого логического узла, соединенного выходами с первыми входами блока сравнения, вторые формирователи, соединенные входами с выходами соответствующих вторых элементов И-HE а выходами с соответствующими входами эталонного цифрового узла, соединенного выходами с вторыми входами блока сравнения, введены счетчик, триггер, 1О первый дешифратор, коммутационная ,панель и вторые дешифраторы, соеди, ненные входами и выходами с соответствующими первыми входами и выходами коммутационной панели, вторые и третьи выходы которой соединены соответственно с вторыми входами соответствующих первых и вторых элементов И-НЕ, второй вход соединен с выходом задатчика логического нудя, третьи sxo соединены с соответствующими выходами задатчика псевдослучайных кодов, а четвертые входы — с первыми выходами первого дешифратора, второй выход ко . рого соединен с входом задатчика псевдослучайного кода, третий - с V-входом триггера, входы — с выходами счетчика, счетный вход которого соединен с

С-входом триггера и с выходом гене! ратора тактовых импульсов, соединен- ЗО ного входом с входом индикатора и с выходом DV-триггера, D-вход которого соединен с выходом блока сравнения, а 5-вход — с входом устройства.

На фиг.1 приведена блок-схема устройства, на фиг. 2 — временные дйаграммы его работы; на фиг. 3 — 5 — при меры функциональных схем контролируемых узлов, на фиг. 6 — пример соеди- 4() нения дешифраторов устройства.

Устройство содержит генератор 1 тактовых импульсов, счетчик 2, первый дешифратор 3, триггер 4, задатчик

5 псевдослучайного кода, коммутацион- 4 ную панель б, вторые дешифраторы 7, задатчик 8 логического нуля, логические блоки 9, первые элементы 10

И-НЕ, вторые элементы 11 И-HE иервый формирователь 12, второй формирователь 13, контролируемый логический узел 14, эталонный логический узел

15, йлок 16 сравнения, индикатор 17.

Кроме того, обозначены (фиг. 2); временная диаграмма 18 сигналов генератора 1, временная диаграмма 19 55 сигналов на третьем выходе дешифратора 3, временная диаграмма 20 сигнала на втором выходе дешифратора 3, временные диаграммы 21 — 24 на первых прямых выходах дешифратора 3, а так- 6О же (фиг. 3) произвольный логичес-кий блок 25, ОН-триггер 26, инвертор

27, DV-триггер 28, элемент И 29 (фиг. 4); элементы И-ИЛИ.-НЕ 30 (Фиг. 5) ., 65

Входы логических 15-1, 15-2, 15-3 узлов, соединенные с формирователями 12 блоков 9, обозначены 12-1-1210 (фиг. 3-5).

Коммутационная панель 6 выполняется в виде расположенного в одной плоскости набора контактных гнезд, каждому входу и каждому выходу соответствует отдельное гнездо. Установкой перемычек, состоящих из нужного числа соединенных проводами контактных штырей, может быть осуществлена электрическая связь между произвольным количеством гнезд панели 6.

Все шины, соединенные с выходными гнездами коммутационной панели

6, должны быть также подключены через резистор к шине питания. Это обеспечивает наличие на шине потенциала логической "1", если на соответствующих выходах коммутационной панели не подан какой-либо другой сигнал.

Устройство работает следующим образом.

В соответствии с подготовленной заранее проверочной документацией на коммутационной панели б устанавливаются перемычки, необходимые для проверки логического узла 15 данного типа. После этого подается питание на проверяемый 14 и эталонный 15 логические узлы. При этом на вход устройства подается сигнал, безусловно, устанавливающий триггер 4 в состояние "1". Логическая

"1" на выходе триггера 4 разрешает работу генератора 1..

Счетчик 2 считает импульсы генератора 1, дешифратор 3 преобразует выходные сигналы счетчика 2 в сигналы, временные диаграммы которых приведены на фиг. 2.

В начале каждого периода счета счетчика 2 вырабатывается сигнал на втором выходе дешифратора 3 (временная диаграмма 20). Этот сигнал поступает в задатчик 5, изменяющий по этому сигналу свое состояние. После этого на нескольких первых выходах дешифратора 3 вырабатываются импульсные сигналы (показаны на временных диаграммах 21

24); поступающие через панель б на входы дешифраторов 7 °

На каждый период счета счетчи ка 2 вырабатываются один набор многоразрядного псевдослучайного кода и набор импульсных сигналов.

На отдельные входы логических узлов 14 и 15 могут быть поданы чеI рез элементы 10 и 11 соответствующие сигналы псевдослучайного кода из задатчика 5 без преобразования. На некоторые другие входы узлов 14 и 15 через коммутационную панель б и элемент И-HE 11 могут быть поданы как произвольные, 993168

ЗО прямые, так и инвертированные сигналы, вырабатываемые в задатчике

5 и дешифраторе 3. На некоторые входы узлов 14 и 15 могут быть поданы сигналы, соответствующие логической функции от произвольных сигналов задатчика 5 и дешифратора

Ниже приведены примеры схем, на входы которых следует подавать такие сигналы, даны необходимые функции и описаны способы реализации этих функций.

До тех пор, пока на вход устройства подается сигнал, удержинающий триггер 4 в состоянии "1", результат сравнения узлов 14 и 15 не фиксируется. Это необходимо, так как после включения питания на узлы 14 и 15 состояния триггеров, имеющихся в этих узлах, не определены и до поступления установочной последовательности состояния соответствующих триггеров в узлах

14 и 15 могут различаться и, следовательно, могут быть различными выходные сигналы,узлов 14 и 15.

Предлагаемое устройство не требует формирования специальной установочной последовательности, так как в последовательности входных сигналов, формируемой стендом за достаточно большое количество периодон счета счетчика 2, всегда бу дет содержаться некоторая установочная последовательность. установлено, что начальная устанонка обеспечивается н течение — 30 тыс. периодов счета счетчика

2, при длине периода н -16 мкс, что соответствует 0,5 с реального времени.

Время, отводимое на процесс начальной установки сравниваемых узлов, задается оператором, По истечении времени начальной установки оператор переводит устройство в режим сраннения,.переключая сиг-. нал на входе устройства. Триггер

4 разблокируется, и в моменты времени, когда логическая "1" появляется на третьем выходе дешифратора 3 и поступает на управляющий вход триггера 4, триггер 4 устанавливается н состояние, соотнетствующее сигналу на входе блока 16 сравнения.

Если контролируемый логический узел 14 идентичен эталонному 15, то в режиме сравнения на выходе блока 16 сравнения установлен постоянный сигнал логической "1". В этом случае по истечении времени сравнения, определяемого техническими услониями на данный тип логического узла, проверяемый узел считается исправным. установлено на пра: тике, что для подавляющего бо-. льшинства типов логических узлов

4G

65 необходимое время проверки не превышает нескольких секунд и только иногда может составить десятки секунд.

Если же контролируемый узел 14 содержит какую-либо функциональную неисправность, то в течение времени контроля произойдет несравнение контролируемого 14 и эталонного 15 узлов по какому-либо выходу, на выходе блока 16 сравнения появится логический "0", триггер

4 установится в состояние "0" и запретит дальнейшую работу устройства, что будет отражено.индикатором 17.

Остановка работы устройства в течение времени сравнения является признаком неисправности контролируемого узла 14 °

Таким образом, введение в состав счетчика 2 дешифраторов 3 н

7 и коммутационной панели 6 позволило значительно расширить область применения устройства благодаря возможности ликвидировать гонки фронтон в контролируемых узлах

15 и возможности формирования псев дослучайных сигналов с изменяемой скважностью.

Формула изобретения

Устройство для контроля логических узлов, содержащее генератор тактовых импульсов, индикатор, задат1 чик логического нуля, эадатчик поевдослучайного кода, соединенный первыми выходами с первыми входами соответствующих первых элементов

И»»НЕ выходы которых соединены с первыми входами вторых элементов

И-НЕ, выходы которых соединены через формирователи с соответствующими входами контролируемого логического узла, соединенного выходами с первыми входами блока сравнения, вторые формирователи, соединен ные входами с выходами соответствующих вторых элементов И-НЕ, а выходами — с соответствующими входами эталонного цифрового узла, соединенного выходами с вторыми входами блока сравнения, о т л и ч а— ю щ е е с я тем, что, с целью расширения области применения устройства, н него введены счетчик, триггер, первый дешифратор, коммутационная панель и вторые дешифраторы, соединенные входами и выходами с . соответствующими первыми входами и выходами коммутационной панели, вторые и третьи выходы которой соединены соответственно с втбрыми входами соответствующих первых и нто рых элементов И-НЕ, второй нход сое-.

993168 динен с выходом задатчика логичес» кого нуля, третьи входы соединены с соответствующими выходами задатчика псевдослучайных ходов, а четвертые входы - с первыми выходами. первого дешифратора, второй выход которого соединен с входом задатчика псевдослучайного хода, третий - с V-входом триггера, входы - с выходами счетчика, счетный вход которого соединен с С-входом триггера и с выходом генератора тактовых импульсов, соединенного входом с входом индикатора и с выходом DV-триггера, D-вход которого соединен с выходом блока сравнения, à S-вход - с входом устройства.

Источники информации, принятые во внимание при экспертизе .1. Патент США Р 4125763, кл. 235-302, 1978.

2. Патент СШЛ В 3614608,,кл. 324-73, 1973 (прототип).

993168 ,К)ПК

КХПК

/ГЗ/7К

Я Ф/7К

/ЮРФ

Vb/ Ж л7/Ж

/(ф/7Ф

И9/7 К

ВНИИПИ Закаэ 449/61 Тираж 708 Подписное

Филиал ППП "Патент", r.Óÿòoðoä, ул.Проектная,4