Синтезатор частоты

 

СИНТЕЗАТОР ЧАСТОТЫ, соде| жащий последовательно соединенные опорный генератор, делитель частоты, фазовый детектор, фильтр нижних частот. и управляемый генера тор, а также делитель частоты с переменным коэффициентом деления, выход и уп:равля1С1цие входы которого соединены соответственно с другим входом разового детектора и соответствующими выходами блока управления, и п последовательно соединенных блоков преобразования частоты., каждый из которых выполнен из последовательно соединенных коммутатора и первого смесителя , первый вход первого смесителя первого блока преобразования частоты подключен к выходу первого источника гетеродин-: кого напряжения, управляющие входы всех коммутаторов подключены к соответствующим выходам блока управления, первые сигнальные входы всех коммутаторов объединены и подсоединены к выходу второго источника гетеродинного напряжения, вторые сигнальные входы всех коммутаторов объединены и подключены к выходу третьего источника гетеродинного напряжения, от - личающийся тем, что, с целью уменьшения величины шага перестройки частоты, в каждый из п блоков преобразования частоты введены последовательно соединенные второй (Л смеситель и делитель частоты на два, при этом в каждом из п блоков преобразования частоты первый вход второго смесителя подключен к выходу первого смесителя, второй вход второго смесителя подключен к выходу управляемого генератора, а выход делителя частоты на два п-го блока преобразования частоты соединен с сигнальным 4; ю входом делителя частоты с переменным коэффициентом деления. . , 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(5() Н 03 L 7/1 6

ОПИСАНИЕ. ИЗОБРЕТЕНИЯ

К ABTQPCKOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3295128/18-09 (22) 25.05.81 (46) 15.09.83. Бюл. 9. 34 (72) В.В.Зубанов, С.И.Князьков, Ю.Н.Данилин и И.Н.Буланов (53) 621 .373 42(088.8) (56) 1. Манассевич В. Синтезаторы -, частот. Теория и проектирование. М., Изд-во Связь, 1979, с. 25-32.

2 ° Галин A.Ñ. Диапазонно-кварцевая стабилизация СВ4. И ., Изд во Связь, 1976, с, 25-28 с. 71 (прототип). (54 ) (57) СИНТЕЗАТОР ЧАСТОТЫ, содержащий последовательно соединенные опорный генератор, делитель частоты, фазовый детектор, фильтр нижних частот и управляемый генератор, а также де" литель частоты с переменным коэффициентом деления, выход и управляющие входы которого соединены соответственно с другим входом фазового детектора и соответствунщими выходами блока управления, и и последовательно соединенных блоков преобразования частоты., каждый иэ которых выполнен из последовательно соединенных ком+ мутатора и первого смесителя, первый

„„SU„„1042187 А вход первого смесителя первого блока преобразования частоты подключен к выходу первого источника гетеродин-. ного напряжения, управляющие входы всех коммутаторов подключены к соответствующим выходам блока управления, первые сигнальные входы всех коммутаторов объединены и подсоединены к выходу второго источника гетеродинного напряжения, вторые сигнальные входы всех коммутаторов объединены и подключены к выходу третьего источника гетеродинного напряжения, о т -. л и ч а ю шийся тем, что, е целью уменьшения величины шага перестройки частоты, в каждый из и блоков преобразования частоты введены последовательно соединенные второй смеситель и делитель частоты на два, при этом в каждом из и блоков преоб« разования частоты первый вход второго смесителя подключен к выходу пер" вого смесителя, второй вход второго смесителя подключен к выходу управляемого генератора, а выход делителя частоты на два и-ro блока преобразования частоты соединен с сигнальным входом делителя частоты с переменным коэффициентом деления.

1042187

Изобретение относится к радиотехнике, в частности к устройствам формирования колебаний с частотой, изменякщейся в соответствии со значением цифрового кода управления.

Известен синтезатор частоты, со- 5 держащий опорный генератор и соединенные в кольцо управляемый генератор, первый смеситель, второй смеситель, третий смеситель, фазовый детектор и фильтр нижних частот, а так- 10 же источники гетеродинных напряжений, выходы которых подключены к другому входу соответствующего смесителя частоты fl).

Недостатком известного синтезатора частоты является то, .что шаг перестройки частоты не может быть выбран малым из-за неизбежного при этом сужения полосы пропускания петли фазовой автоподстройки.

Наиболее близким к изобретению является синтезатор частоты, содержащий Последовательно соединенные опорный генератор, делитель частоты, фазовый детектор, фильтр нижних частот и управляемый генератор, а также делитель частоты с переменным коэффициентом деления, выход и управляющие

-входы которого соединены соответственно с другим входом фазового детектора и соответствующими выходами блока управления, и и последовательно соединенных блоков преобразования частоты, каждый из которых выполнен из последовательно соединенных коммутатора и первого смесителя, пер-35 вый вход первого смесителя первого блока преобразования частоты подключен к выходу первого источника гетеродинного напряжения, управляющие входы всех коммутаторов подключены 40 к соответствующим выходам блока управления, первые сигнальные входы всех коммутаторов объединены и подсоединены к выходу .второго источника гетеродинного напряжения, вторые 45 сигнальные входы всех коммутаторов объединены и подключены к выходу третьего источника гетеродинного напряжения (2).

Однако в известном синтезаторе частоты также уменьшение шага перест, ройки частоты связано с соотввтствущим сужением полосы пропускаиия петли фазовой автоподстройки, а значит и с ухудшением быстродействия синтезатора.

Цель изобретения — уменьшение величины шага первстройки частоты.

Поставленная цель достигается тем, что в синтезатор частоты, содержащий последовательно соединенные опорный 60 генератор, делитель частоты, фазовый детектор, фильтр нижних частот и управляемый генератор, а также делитель частоты с переменным коэффициентом деления, выход и управляющие входы которого соединены соответственно с другим входом фазового детектора и соответствующими выходами блока управления, и п последов ательно соединенных блоков преобразования частоты, каждый из которых выполнен из последовательно соединенных коммутатора и первого смесителя, первый вход первого смесителя первого блока преобразования частоты подключен к выходу первого источника гетеродинного напряжения, управляющие входы всех коммутаторов подключены к соответствующим выходам блока управления, первые сигнальные входы scex коммутаторов объединены и подсоединены к выходу второго источника гетеродинного напряжения, вторые сигнальные входы всех коммутаторов объединены и подключены к выходу третьего источника гетеродинного напряжения, в каждый из и блоков преобразования частоты введены последовательно соединенные второй смеситель и делитель частоты на два, при этом в каждом из и блоков преобразования частоты первйй вход второго смесителя подключен к выходу первого смесителя, второй вход второго смесителя подключен к выходу управляемого генератора, а выход делителя частоты на два и-го блока преобразования частоты соединен с сигнальным входом делителя частоты с переменным коэффициентом деления.

На чертеже представлена структурная электрическая схема предлагаемого синтезатора частоты.

Синтезатор частоты содержит опорный генератор 1, делитель частоты 2, фазовый детектор 3, фильтр нижних частот 4, управляемый генератор 5, делитель частоты с переменным коэф" фициентом деления (ДЛКД),б,блок управления 7, первый источник 8 гетеродинного напряжения, второй источник 9 гетеродинного напряжения, третий источник гетеродинного напряжения 10, блоки преобразования частоты 11-1... 11-n, ° первый смеситель 12, второй смеситель 13, дели" . тель частоты на два 14, коммутатор 15., Синтезатор частоты работает следующим образом.

Частоты трех источников 8, 9 и 10 выбраны фиксированными и соответстввй но равными

1 о 2 F1+ o F> F<+F

1 где F — частота на выходе делителя частоты 2j и — требуемая номинальная частота управлявмого генератора 5 (при нулевом значении управляющего кода) 1

Ко - коэффициент деления ДЛКД б (при нулевом значении управляющвго кода).

1042187

2 -1 п

Евых в=Е1 я 41 .

Частота сигнала на выходе

ДПКД 6

ВЫХ и

Вых К 1 К

o Z остается равной Р, I

Ко- 1

При нулевом значении управляющего кода коэффициент деления ДЛКД 6 равен Ко, а на вторые входы первых сме" снтелей 12 scex блоков преобразова ния частоты 11-1,...1l-п через ком- мутаторы 15 поступает напряжение с частотой F от второго источника 9.

В данном случае, благодаря действию петли фазовой атоподстройки, частота управляемого, генератора 5 устанавли- вается равной своему номинальному значению о= F>- F1

Действительно, на выходе первого блока преобразования частоты 11-1.

Г = — Е+Е -

ВЫХ1 2 1 1 2 о)

15 на выходе второго блока преобразова. ния частоты 11-2 на выходе и-го блокй преобразования частоты 11-п

F,„„= — „(F„+(1 -1l (Fy-Е )) I на выходе ДПКД 6

Ко

В установившемся режиме петли фаэовой автоподстройки частоты на входах фазового детектора 3 равны, т.е.

F> - Е и следовательно,Ео =Р -F„s номиЬьм нальное значение синтеэируемой частоты Ео достигается при нулевых значениях всех разрядов управляющего кода.

При изменении значения первого старшего разряда кода с 0 на l коэф- 35 фициент деления ДПКД 6 изменяется с

Ко на Ko-a, в результате этого после устайовления процесса в петле фаэовой автоподстройки частота выходного напряжения синтезатора отличает-40 ся от значения 4 на некоторую величину 41. При этом частота выходных сигналов блоков преобразования час.тоты равна

ГВЫх1= jF1+Fã (о+44= (Е1 Е2-Е2+Е 4 )

- "E - — d

2 1

1 вью 2 Явь!х1 Е2 о"М)=Е- 41

Таким образом, КОЕ 2п „Н

1 Е

K-1 - К-1 о 2 о .

20 откуда 4 = — F.

2 1

Соответственно при замене 0 на 1 во втором, третьем и т.д. старших раз.рядах кода величины сдвига частоты

В(41,42,4,,4„„)получаются соответственно равными 24 44., 8,61,...2 41.

При изменении младших разрядов управляющего кода осуществляется переключение чаатоты, поступающей на вход первых смесителей 12 с выхода коммутатора .15.

При замене 0 на 1 в первом иэ младших разрядов на вход. первого смесителя 12 первого блока преобразования частоты 11-1 начинает поступать напряжение с частотой 1= = 12+ Р и частота о получает Некоторое приращение d" при этом частотыЕ ...Евыхн

Вых1<" Выход имеют значения

F =F + — — — d =К F+ ——

2-1 F 1 выхп 1 2п 2" 1 0 2" 2"

F - — =Е= — + — - —. с

Выхп o F 2 -1

ВЫХ К К о - пк о о

1 откуда с 1 = —.

2 -1

Если 0 на 1 заменяется во втором и последующих младших разрядах, то сдвиг частоты создается соответственно на величины д"2=2д; д В =2 d"1

1 а замена 0 на 1 в последнем из младших разрядов кода, управляющим коммутатором 15 п-ro блока преобразования частоты ll-n создает сдвиг на величину и-1 о- =,2 о-=—

Таким образом, минимальный шаг, .перестройки Ф F. получаетоя в

2 -1 (2"-1) раз меньше, чем в прототипе (41 F ), причем это обеспечивается без уменьшения частоты сравнения на входах фазового детектора.

1042187

Составитель Ю. Ковалев

Техред И.Метелева Корректор A. Эимокосов

Редактор Г.Гербер

4» Ъ

Эаказ 7147/57 Тираж 936 Подписное

ВНИИПИ Государственного комитета СССР . йо делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r.Óæãîðîä, ул.Проектная, 4