{ 46) 30.04.84. Бюл. Р 16 (72) И.В.Кузьмин, Л.A.Øàðåéêî, A.И.Ворожко, В.В.Бачериков, А.А.Козак, П.Д.Кузнецов и Ю.М.Педос (53) 681.327.11 (088.8) (56) 1.Патент Японии Р 49-47970, кл. G 06 F 15/40, 1974.

2,Авторское свидетельство СССР

Р 482736, кл. G 06 F 3/14, 1975 (прототип ) .

1(541(57) 1. УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ТЕКСТОВО-ГРАФИЧЕСКОЙ ИНФОРМАЦИИ содержащее последовательно соединенные накопитель, считыватель, элемент

ИЛИ, инвертор, счетчик и дешифратор, последовательно соединенные модулятор, демодулятор, блок восстановления и индикатор, первый элемент И, первый вход которого соединен с выходом элемента ИЛИ, а выход вЂ” с другим входом счетчика, и синхронизатор, который подключен к другим входам считывателя и второму входу первого элемента И, выходы дешифратора соединены соответственно с вторым входом элемента ИЛИ и третьим входом первого элемента И, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно со,держит последовательно соединенные блок исключения повторяющихся строк и блок сокращения избыточности, выход которого подключен к входу модулятора, информационный и управляющие входы блока исключения повторяющихся строк соединены соответственно с выходом элемента ИЛИ и синхронизатором, который соединен с другими входами блока сокращения избыточности, 2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок исключения повторяющихся строк содержит последовательно соединенные первый регистр, сумматор по модулю два, вто- I рой регистр, второй элемент И и

RS -триггер, первый вход первого ре- Я гистра и второй вход сумматора по модулю два являются информационным С входом блока, второй вход первого и второго регистров и второго эле- Я мента И являются соответствующими управляющими входами блока, второй выход второго регистра соединен с (р вторым входом RS -триггера, выход которого и выход первого регистра QQ .являются соответствующими выходами блока.

Изобретение относится к ннформацио((но-Вычислительной технике и мо» жет быть использовано в систe (àõ пе-. редачи Te ((c 7 QBQ-ãpà è÷ec êoé информации .

Известна система передачи тексто5 но-графической информации, содержа.щая считыватель, каналообразу ощую снн1арат<уру H уда<(- нные тер(<«(надь(Недостаток из BecTHQA cистемы

"-,àêëþ÷àåòñÿ в значительном времени

)(<1 гередачи информации, так как передаются все строки Отображения инфор-. мации, в том числе повторя(ощиеся, Наиболее близким =:: предлагаемому ло технической сущности является устройство для передачи чер<ежно- ) Ъ графической инфор.- :. ции, содержащее накопитель диамикрокарт, считыватель с блоками раз Верток, блок преобразо-Вания тОлщll ны линий ВдОль стрО;;(и и каналообразующую аппаратуру, сое= щ диненные последовательно < =- на приемном конце находится терминал <= блоком отображения, имеющим низкое разрешение (2 3

Недостатком тако"Q устройства яв-" ляется также большое время обработки отображения информации.

Цель изобретения вЂ” повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для Отображе30 ния текстово-графичес.-(ой и<<фор(1а Ии содержащее по сладо ватель но coe+Il He нные накопитель, считывател, элемент

ИЛИ, инвертор, сче=-ик и дешифратор, последовательно соединенные, модулятор, демодулятор, блок восстановЛ<» НИ И И ИДИ КатОР <тю О В)Ы)й ЭЛ)»))(Е ((Т первый вход которого соединен =: BыходОМ элемента ИЛИ<,,a выход вЂ” c другим входом счетчика,.;= синхрониза-.cð, кото- )1О

РЫЙ ПОД((ЛЮНЕН ДВУГИ(1 ВХОД М C<((a T(C(вателя и второму входу первого элемента И, вь(ХОды дешифратора::ОСДИнаны соответственно = вторым входом элемента ИЛИ и = тр<зтьим входо - 4 :, первого элемента И, введены последовательно соединенHBIe блок иск.:;:ю<1е) ния повторяющихся строк и блок -..Окр,-.щения избыточности, выход которого подключен к входу м дулятора, и(:":формационный и упра)вляющис Входы блс кс! исключения повто зя(г..;<((1хся строк < Qeдинены соответственно с Выходс<м эг<е- мзнта ИЛИ и синхронизатором,. (Оторый соединен с други<В(входами блс к) сскращения избыточности.

ВлОк и с ключ ени H; Io ВтОРяющи х ся строк содержит последовательно соединенные первый регистр,. Сумматор по модулю два, второй регистр, ВтоРОЙ элемент И и р5 -триггер<, первый вход первого регистра и второй

Вход сумматора по модул)ю два и Вляется информационным входом блока, ВТОРОЙ ВХОД ПЕРВОГО И ВТОРОГО) РЕгистров и Второго ",.:лемента И являют; я соот !р. Tcгвую((1<:ми управляющими входами блс к а,. второй выход второго

pp. i истра ..с -д) (Hel" с вторы(1 Входом (? 9 вЂ” три гГе )а . ВыхОД которого и Вы ход пергoãñ регистра являются coQT нет- = е )ющи(<и выходами блока, На:оиг. представлена функцио1) л зная схема устройства и Од<Ока ис<<1((()< а H«1я Jlo ГТОряк((цихся cTpol(у на фиг. 2 вЂ” функциональная схема блока

coкращения избыточности,. на фиг. 3 г, ;.у;: вЂ”. кциональная схема блока восстановл. Ния ) устройст во содержит накопитель 1 с:читыватель 2 блок 3 исключения повто1ряющ»(хся строк, блок 4 сокращения избыточности, соединенные госледовательно, синхронизатор 5, соединенный .-.О:::.ч -ывателем 2, блоком 3 искл(очен) :и и блo!(c(4 сскращения избыточности. Bl»ход слока 4 сокращения избыточности соединен с модучятором б, выход которого соединен с демодулятором 7, который соедиeåí через блок 8 восстановления с --ндикатором 9 (блоком

От<»«браженкя i, устройство также содержит элемент

ИЛИ 10,= выход которого соединен с первым элементом И 11, через инвертоо 12 с установочным входом счетчика 13 счетный Вход которого соедиНеН с вьходом элемента H 21< а вы:=-(О= вЂ” через даши((р"=Top 14 с входами эле;;ента ИЛИ 10 и Входом элемента И

11) Второй вхс.д элемента и-(и 101 соединен со сч T(="Bc Te!1åì 2. а вход элемента И 11 " -.. первым Выходом синхройизато ха 5; ьлОХ 3 и ис (л<вче н.(я ВОВТОряющихся строк . .Одержит первый регистр 15, <-:ыход .сторогс соединен с входом

". .,мматора 16 по модулю два, второй

=;;..д к< гср„-:- coe;B.)HHåê с входом первo.cо ре = :стр) 15.... Выход вЂ” с устаl- Q i»O) -i, (М B )C) ÄO()(.ВТОРОГО РЕ Г11 .- ГРа <

Та((то в()(й вход Втор(.го регистра 17 со eÄ 1E H(„. . н с Вг<ходо I.I c Tpoч ных си нхрО .(<м(1уль< c B синхоо, енео 3TОра 5 H BTQ

p--:",«.: элементом И 18 Второй Вход зле= !

:: 1Б:;-.<=, динан ". Инверсным В<ывЂ” хс, Ом =)т<зроl-,о регистра 1 7, пря)<МОЙ

Вход кс)то Qc г Q соед;-IHe H с одним из уст новлен::-."::. : вход«B R) -три= ãåðà 19 <

В =opQ вход «отopo=o соеди ((eH с вы>::Q.,:<з)1 э11е .(. =*"- а . ::: 13. =ыход первого

<зе.вЂ”:,,=;c::;..вЂ”.=. i 5 и триг:.<Эоа 19 соединен . P»((l)(e <.: бл01(ог. . -" с<«краЩения избыточности = (3дг<и <-.о вый Вход пе- 11ого ре< H -"тр;а 1з соедине н с ят<-"Ры(1 -",в(ходом) (. и =. х (р< О н и "= с:. г О р а

:Бло:=: - ;. .3<(раще ния и 3 бы" () ч И Ости (:,.<.. фиг, =:: ) сад((рж<<т блок 20 кодиро зани;.=.. дли(:: серий, вход которого

-..:oegHHeH = Выходом регистра :. - бло«)

) а Вы> . О)! вЂ” с B(сдом 6)лоха

;. =мяти, Вя(од ко" орого соединен с ьх)эдо.(-. :Оду.(HTopa б. Вход тактовых

, . г:(алое за) I: си <111ока 2 1 памяти Ое

1089611 динен с выходом тактовых сигналов записи блока 20 кодирования длин серий и входом суммирования реверсивного счетчика 22, выходы которого соединены с входами дешифратора

2 3, выход переполнения которого соединен с входом элемента И 24, и через инвертор 25 с элементом И 26, второй вход элемента И 24 соединен с выходом строчных синхроимпульсов синхронизатора 5, Выходы элементов 10

И 24 и 26 соединены с установочными входами триггера 27, выход которого через элемент ИЛИ 28 соединен с входом запрета блока 20 кодирования длин серий. 15

Второй выход триггера 27 соединен с входом элемента И 29. Второй вход элемента ИЛИ 28 соединен с выходом триггера 19 блока 3, второй вход элемента И 29 соединен с выходом строчных синхроимпульсов синхронизатора 5, а выход элемента И 29 соединен со счетным входом счетчика 30, выход которого соединен с блоком 31 сравнения. Выход блока 31 сравнения соединен с вторым входом элемента И 26, а второй вход блока 31 сравнениявЂ” с выходом счетчика 32, счетный вход которого соединен с выходом строчных синхроимпульсов синхронизатора 5

Установочный вход счетчика 32 соединен с выходом кадровых синхроимпульсов синхронизатора 5, а установочный вход счетчиков 30 и 22 соединен с выходом блока ЗЗ управления, кроме того, выход строчных синхроимпульсов и второй выход синхронизатора 5 соединены с управляющими входами блока

20 кодирования длин серий, а вход тактовых сигналов считывания блока

21 памяти соединен с входом вычита- 40 ния реверсивного счетчика 22, входом тактовых сигналов модулятора 6 и выходом элемента ИЛИ 34, входы которого соединены с выходом такто х сигналов передачи синхронизато- 45 ра 5 и входом блока ЗЗ. управления, с которым также соединен выход "0" и выход переполнения дешифратора 23.

Блок 20 кодирования длин серий содержит формирователь 35, вход которого соединен с выходом регистра

15 блока 3 исключения, а выходчерез элемент ИЛИ 36, с входом элемента И 37 и через элемент 38 задержки с входом очистки счетчика 39.

Счетный вход счетчика 39 соединен с вторым выходом синхронизатора 5, а выходы вЂ” через перекодировочную матрицу 40 с установочными входами регистра 41 и счетчика 42, входы записи которых соединены с выходом 60 элемента И 37, а счетный вход счетчика 42 и вход импульсов сдвига регистра 41 соединены с входом элемента ИЛИ 43 и выходом элемента И

44, один из выходов которого соединен с выходом указателя очистки счетчика 42 и входом разрешения формирователя 45, а второй вход вЂ” с выходом генератора 46, с которым также соединен тактовый вход формирователя

45, выход которого через элемент ИЛИ

47 соединен с входом блока 21 памяти, а второй вход элемента ИЛИ 47 соединен с выходом регистра 41. Выход тактовых сигналов формирователя

45 соединен через элемент ИЛИ 43 с входом тактовых сигналов записи блока 21 памяти, а вход запуска формирователя 45 соединен с выходом элемента И 48, один вход которого соединен с другим входом элемента ИЛИ

36 и выходом строчных синхроимпульсов синхронизатора 5, а второй вход соединен с вторым входом элемента

И 37 и выходом элемента ИЛИ 28.

Блок 8 восстановления содержит блок 49 выделения строчных сигналов, вход которого соединен с входом регистра 50 и выходом демодулятора 7, тактовый вход с входом импульсов сдвига регистра 50 и тактовым выходом демодулятора 7, а выход вЂ” с входом очистки счетчика 51 и установочным входом триггера 52.

Параллельные выходы регистра 50 через перекодировочную матрицу 53 соединены с установочными входами счетчика 51 и одними из входов мультиплексора 54, с вторыми входами которого соединен формирователь 55 кода единицы. Параллельные выходы счетчика 51 соединены с входом дешифратора 56 нулевого состояния, выход которого соединен с одним из входов элемента И 5 7, второй вход которого соединен с выходом генератора 58 тактовых импульсов, а выходс тактовым входом счетчика 51, входом элемента ИЛИ 59 и входом элемента 60 задержки.

Счетный вход триггера 52 соединен с выходом указателя установки кода перекодировочной матрицы 53, а выходы через формирователи 61 и 62 соединены соответственно с входом элемента ИЛИ 59 и входом разрешения установки счетчика 51.

Выходы мультиплексора 54 соединены с входами накапливающего сумматора 63, тактовый вход которого соединен с выходом элемента ИЛИ 59, вход очистки с выходом блока 49 выделения синхроимпульса и входом счетчика 64.

Выходы счетчика 64 и выходы накапливающего сумматора 63 соединены соответственно с адресными входами столбцов блока отображения, выход элемента 60 задержки соединен с входом разрешения записи блока отображения.

Управляющий вход мультиплексора 54 соединен с одним из выходов триггера 52.

1089611

39 и преобразованный матрицей 40 в соответствующий код. На входы счетчика 42 поступает с матрицы 40 двоичный код, равный числу разрядов данного кода. После записи информации в регистр 41 и счетчик 42 сигнал с выхода элемента ИЛЙ 36, пройдя элемент 38 задержки, где он задерживается на время записи кода, очистит счетчик 42, который начнет подсчитывать длительность следующей серии нулей или единиц видеосигнала.

После записи кода в счетчик 42 на выходе указателя очистки появится сигнал "1", который откроет элемент И 44, на котороый поступают тактовые импульсы с генератора 46, превышающие частоту тактовых импульсов счетчика 39 во столько раз, чтобы обеспечить вынесение кода с регистра 41 до окончания следующей серии. С выхода элемента И 44 тактовые импульсы поступают на вход регистра 41, в результате чего на его выходе будет появляться преобразованный код длины серий в последовательной форме „который через элемент ИЛИ

47 поступает на вход блока 21 памяти, одновременно на тактовый вход записи блока 21 будут поступать импульсы записи с выхода элемента И 44 через. элемент ?fJIH 43. Одновременно с вынесением информации из регистра 41 на вход счетчика 42, работающего в режиме вычитания, будут поступать тактовые импульсы, под действием которых счетчик 42 будет постепенно очищаться, После вынесения из регистра 41 числа разрядов, равных длительности кода, счетчик 42 очистится, сигнал указателя очистки счетчика закроет элемент И 44, в результате чего вынесение прекратится. По окончании следующей серии цикл вынесения новторяется. При поступлении строчного синхроимпульса с синхронизатора 5 он передним фронтом через элемент

ИЛИ 36 аналогично сигналу формирователя 35 запишет код последней серии и одновременно задним фронтом через элемент И 48 даст сигнал на запуск формирователя 45 кода строчного синхросигнала. Но на формирователь 45 ранее поступит сигнал запрета со счетчика 42, поэтому он запустится только после очистки счетчика 42, т.е. после вынесения кода последней серии. Ло приходу со счетчика 42 сигнала ука.зателя очистки под воздействием тактовых импульсов генератора

46 формирователь 45 через элемент

ИЛИ 47 выдает код строчного синхросигнала и одновременно через элемент

ИЛИ 43 выдает тактовые сигналы записи этого кода, которые поступят на вход тактовых сигналов записи блока

21 памяти и одновременно на вход суммирования реверсивного счетчика

22. После отсчета определенного чис. ла импульсов записи, равного объему блока 21 памяти, без части, достаточ. ной для записи одной кодированной строки, на выходе дешифратора 23 появится сигнал переполнения блока 21 памяти, который откроет элемент И 24 и закроет элемент И 26 через инвер" тор 25.

Строчный синхроимпульс через элемент И 24 опрокинет триггер 27 и через элемент ИЛИ 28 на блок 20 кодирования длин серий поступит сигнал запрещения кодирования, одновременно триггер 27 запрет элемент И 29 и счетчик 30 кодированных строк прекратит счет синхроимпульсов. Сигнал запрета кодирования закроет элементы И 37 и 48, в результате чего вынесение из блока 20 кодирования . длин серий прекратится. При первом появлейии сигнала переполнения блок

33 управления откроет элемент ИЛИ 34.

Тактовые сигналы с синхронизатора 5 с частотой, равной скорости вынесения сигнала, и элемент связи через элемент ИЛИ 34 поступят на вход вынесения блока 21 памяти, на вход вычитания реверсивного счетчика 22 и одновременно на синхронизирующий вход модулятора 6. Выносимый сигнал с блока 21 памяти через модулятор 6 поступит в линию. При исчезновении сигнала переполнения элемент И 26 откроется, а элемент И 24 закроется.

При совпадении номеров строк в счетчике 32 строк и в счетчике 30 кодированных строк сигнал с блока 31 сравнения возвратит триггер 27 в исходное состояние и блок 20 кодирования длин серий продолжит свою работу до поступления сигнала запрета кодирования с блока 3 исключения или триггера 27. После окончания кодирования всех строк счетчик 30 окажется в таком состоянии, в каком не может оказаться счетчик 32, так как он периодически очищается кадровым синхроимпульсом. В блок 21 памяти прекратится поступление информации, но будет продолжаться ее вынесение, в результате чего блок 21 памяти постепенно очистится, сигнал нулевого состояния с дешифратора 23 поступит на блок управления, который запретит поступление тактовых импульсов на блок 21 памяти и молулятоР б. ПРи поступлении следующего кадРа изображения в считыватель 2 блок 33 управления очистит счетчик 30 и 22, в Результате чего цикл колирования повторится. с выхода модулятора б колированный сигнал по линии связи поступит в демодулятор 7, с выхода которого поступит на входы регистра 50 и блока 49 выделения синхросигнала.

Регистр 50 и блок 49 выделения тактируются тактовыми импульсами с де1 8896 1 модулятора 7. При поступлении синхросигн ал а на выходе блока 4 9 выделения появится сигнал, который очистит сумматор 63, триггер 52, счетчик 51 и одновременно увеличит состояние счетчика 64 на единицу. После занесения в регистр 50 оптимального неравномерного кода длины серии на выходе перекодировочной матрицы 53 появится сигнал, который перебросит триггер 52 в исходное I < состояние.

Если перед этим была первая серия или был строчный синхросигнал (триггер 52 был в нулевом состоянии), один из выходов триггера 52 подклю- i5 чит через мультиппексор 54 выходы матрицы 53 к входам накапливающего сумматора 63, на входах которого окажется двоичный код длины серий.

Одновременно противоположный вы- 7п ход триггера 52 с задержкой, необходимый для устойчивого появления кода на выходах сумматора 63, через формирователь 61 и элемент ИЛИ 59 дает сигнал на запись этого кода в сумматор 63. При появлении в регист" ре 50 следующего кода, являющегося кодом черного, триггер опять установится в состояние "0", в результате чего к входам сумматора 63 подключаются выходы формирователя 55 кода единицы. Одновременно триггер через фоРмирователь 62 дает сигнал ;:а заlr сь двоичкoг кода длины серии в

-:-:.åòчике 51, работающий в режиме вывЂ.:-тания,, в результате чего на выходе ,цешифратора 6 появится сигнал, который от.<роет элемент И 57. Тактовые сигналы с,-екератора 58 через элемент И 57 rоступят на вход счетчика

51 и одковр менно через элемент ИЛИ

59 на вход записи сумматора 63 и вход записи ключей 67 блок- 9 отображе.-".ия. Каждым тактовым сигналом состояние счетчика 51 будет уменьша.гься на единицу, а сумматора 63 увеличиваться на единицу. Одновременно тактовые сигналы будут давать сигнал на запись точки на панели 68, адрес строки которой находится в счетчикe3 64, е столбца - В сумматоге 63.

После очистки счетчика 51 на выходе дешифратора 56 исчезнет сигнал, в результате чего прекратится поступление тактовых импульсов. при этом на панели 68 окажется число точек ! равное длине черной серии.

Применение предлагаемого устройства позволяет повысить эффективность йСу, так как обеспечивает считывание с большей разрешающей способностью по ка,цру, чем разрешающая способность экрана,, уменьшение времени обращения к системе,, что позволяет включить в систему больше число терминалов, 1089611

1О896»

Составитель С.рришин

Редактор С.Пекарь Техред Л.Иартяшова

Корректор

Тираж 447 Подписное

ВНИИПИ Государственногс комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35. Раушская наб., д.4/5

Заказ 2939/47

Филиал ППП "Патент", в,ужгород, ул. Проектная, 4