Функциональный преобразователь

 

ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий первый, второй и третий двоичные умножители, отличающийся тем, что, с целью увеличения быстродействия и расширения класса решаемых задач путем обеспечения возможности вычисления разности между линейной и кусочно-логарифмической дробно-рациональной либо кусочно-арктангенской дробно-рациональной , либо кусочно-арктангенсной и кусочно-линейной функциями, в него введены импульсные вычитатёль и сумматор-вычитатель, счетчик аргумента , дешифратор участка аппроксимации , коммутатор, счетчик участков и блок памяти, причем тактовый вход преобразователя соединен с первыми информационными входами импульсных сумматора-вычитателя и вычитателя, выход которого соединен с импульсным входом первого двоичного умножителя, вЫход которого подключен к импульсному входу второго двоичного умножителя и первому информационному входу коммутатора, второй информационный вход которого соединен с выходом второго двоичного умножителя и вторым информационным входом импульсного. г вычитателя, выход которого соединен с третьим информационным входом комхл мутатора, управляющий вход и выход которого соединены сс ответственно с входом задания режима преобразовате

СОЮЗ СОВЕТСНИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИН

am G 06 Р 15/31

ГОСУДАРСТВЕННЫЙ HOMHTET СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬП ИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3580924/18-24 (22) 18.04.83 (46) 07.08.84. Бюл. 11) 29 (72) М.А.Гаврилюк, Т.Г.Галамай, Б.И.Корчинский, Л.В.Морози В.Б,Самохвалов (71) Львовский ордена Ленина политехнический институт им.Ленинского комсомола и Всесоюзный конструкторско-экспериментальный институт автобусостроения (53) 681.325(088.8) (56) 1. Гильман Г.Г., Иохельсон Е.Д.,!

Лихтциндер Б.Я., Широков С.M. Цифровой функциональный преобразователь для многоканальных измерительных систем. — "Приборы и системь) управления", 1978, Ф 10.

2. Смолов В.Б. Функциональные преобразователи информации. Л., Энергоиздат, 1981, с. 180-181 (прототип). (54)(57) ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий первый, второй и третий двоичные умножители, о тл и ч а ю шийся тем, что, с целью увеличения быстродействия и расширения класса решаемых задач путем обеспечения возможности вычисления разности между линейной и кусочно-логарифмической дробно-рациональной либо кусочно-арктангенской дробно-рациональной, либо кусочно-арктангенсной и кусочно-линейной функциями, в него введены импульсные вычитатель и сумматор-вычитатель, счетчик аргу„„SU„„11071 1 А мента, дешифратор участка аппроксимации, коммутатор, счетчик участков и блок памяти, причем тактовый вход преобразователя соединен с первыми информационными входами импульсных сумматора-вычитателя и вычитателя, выход которого соединен с импульсным входом первого двоичного умножителя, выход которого подключен к импульсному входу второго двоичного умножителя и первому информационному входу коммутатора, второй информационный вход которого соединен с выходом второго двоичного умножителя и вторым информационным входом импульсного

O вычитателя, выход которого соединен S с третьим информационным входом коммутатора, управляющий вход и выход которого соединены соответственно с входом задания режима преобразователя и импульсным входом третьего двоичного умножителя, выход и. второй вход которого соединены соответственно с вторым информационным входом

ILL импульсного сумматора-вычитателя и

leeeL выходом блока памяти, вход которого соединен с выходом счетчика участков, вход которого подключен к выходу дешифратора участков аппроксимации, @май вход которого соединен с выходом фф счетчика аргумента и управляющими Э4 б входами первого и второго двоичных умножителей, вход счетчика аргумента соединен с тактовым входом преобразователя, вход задания режима которого подключен к управляющему входу импульсного сумматора-вычитателя.

1107131

Изобретение относится к автоматике, вычислительной и измерительной технике и может использоваться для функционального преобразования измерительной информации. 5

Известен цифровой функциональный преобразователь, содержащий схему умножения, которая состоит иэ двоичного счетчика, ключей, схемы свертки кода по нечеткости и формирователя, tp схему преобразования кодов, состоящую из двоичного счетчика, запоминающего регистра, постоянного запоминающего устройства, схему пересчета, состоящую иэ двоично-десятичного счетчика ts с установочными входами и ключей выхода на магистраль, схему допускового контроля, которая состоит из схемы сравнения кодов, логического преобразователя, запоминающего регистра и 2б ключей выхода на,магистраль С 13.

Недостатком такого преобразователя является черезмерная сложность устройства при незначительном повышении точности воспроизведения функциональ-2s ных зависимостей.

Наиболее близким по технической сущности к предлагаемому является функциональный преобразователь, содержащий три реверсивных счетчика, четыре число-импульсных двоич. ых умножителя, два комбинационными сумматора-вычитателя кодов и две группы схем И i23.

Цель изобретения — увеличение быстродействия и расширение класса решаемых задач путем обеспечения возможности вычисления разности между линейной и кусочно-логарифмической (40 дробно-рациональной либо кусочно-арк тангенсной дробно-рациональной, либо кусочно-арктангенсной и кусочно-линейной функциями.

Поставленная цель достигается тем, У 4g что в функциональный преобразователь, содержащий первый, второй и третий двоичные умножители, дополнительно введены импульсные вычитатель и сумматор-вычитатель, счетчик аргумента, дешифратор участка аппроксимации, коммутатор, счетчик участков и блок памяти, причем тактовый вход преобразователя соединен с первыми информационными входами импульсных сумматора-вычитателя и вычитателя, выход ко"5 торого соединен с импульсным входом первого двоичного умножителя, выход которого подключен к импульсному вхо-, ду второго двоичного умножителя и первому информационному входу коммутатора, второй информационный вход которого соединен .с выходом второго двоиччого умножителя и вторым информационным входом импульсного вычитателя, выход которого соединен с третьим информационным входом коммутатора, управляющий вход и выход которого соединены соответственно с входом задания режима преобразователя и импульсным входом третьего двоичного умножителя, >выход и второй вход которого соединены соответственно с вторым информационным входом импульсного сумматора-вычитателя и выходом блока памяти, вход которого соединен с выходом счетчика участков, вход которого подключен к выходу дешифратора участков аппроксимации, вход которого соединен с выходом счетчика аргумента и управляющими входами первого и второго двоичных умножичелей, вход счетчика аргумента соединен с тактовым входом преобразователя, вход задания режима которого соединен с управляющим входом импульсного сумматора-вычитателя.

На чертеже представлена блок-схема преобразователя.

Функциональный преобразователь содержит импульсный вычитатель 1, импульсный сумматор-вычитатель 2, двоичные умножители 3 и 4, счетчик

5 аргумента, дешифратор 6 участка аппроксимации, счетчик 7 участков, блок 8 памяти, двоичный умнбжитель 9 и коммутатор 10.

Дешифратор 6 предназначен для выдачи сигнала достижения кода в счетчике 5 аргумента величины очередного узла аппроксимации, поэтому конструктивно является вырожденным дешифратором, имеющим один выход.

Преобразователь работает следующим образом.

На вход умножителя 9 через коммутатор 10 подключен выход двоичного умножителя 3 (либо вход двоичного умножителя 4), а на вход преобразователя поступает число импульсов х в виде последовательности приращений ф,.

Импульсная последовательность приращений Д с выхода импульсного вычитателя 1 поступае: на вход число11О 7131

15 или (5) (импульсного двоичного умножителя 3, реализующего функцию, d% =-, q, (1) ..Ф где р — число двоичных разрядов счетчика 5 аргумента и двоичных умножителей 3 и 4, Ny""X — число; записанное в счетчике 5 аргумента.

Приращения с ц поступают на импульсный вход двоичного умножителя

4, реализуюшего функцию с - р Ñ Ô/. (2) Импульсный вычитатель 1 работает по алгоритму

dt =9k сЬ, (3) С учетом (2) и (3) уравнение (1) можно привести к виду дф= -у —, сЬ (4) С выхода двоичного умножителя 3 приращения уф поступают через коммутатор 10 на вход двоичного умножителя 9, который реализует функцию вида

»

8m — .с %

2и где 1 — число двоичных разрядов двоичного умножителя 9; — коэффициент умножения на ъ -м участке аппроксимации, задаваемый блоком 8 памяти.

Задание коэффициентов умножения происходит следующим образом. Посколь- 4О ку в счетчике 5 аргумента в каждый момент времени хранится текущее значение кода аргумента х воспроизводимой функциональной зависимости, то по достижении этим кодом значений, 45 соответствующих узлам аппроксимации, дешифратор 6 выдает импульс„ который одновременно является концом предыдущего и началом следующего участка аппроксимации. Импульсы с выхода дешифратора 6 поступают на вход счетчика 7 участков. Разрядные выходы счетчика 7 подключены к входам блока 8 памяти, который устанавливает требуемое значение коэффициента умножения 55 для двоичного умножителя 9 на соответствующем участке аппроксимации.

Очевидно; что число импульсов на выходе двоичного умножителя 9 для любого х с учетом (4) и (5) будет равно х р ч г.

2 "+ )Р " (6) ч1 „ где х — число импульсов аргумента, ;Ф соответствующее концу (i-1)--ro участка аппроксимации;

8>- — число импульсов, соатветствующее концу (i -1)-i;o участка аппроксимации по значению функции.

Решением уравнения (6) будет р-n-

2гр уг 4="г- i Cх;,, (7) N = к, 2 » - ;; — "1 - °

22 + (g1 1)У гр г р п 2 +È (8) ь n„(Число импульсов на выходе импульсного сумматора-вычитателя 2 с учетом уравнения (8) можно представить в виде =Х- К,.2

2г - (MгЯ

2 -(х1- р-и-л 22 + мг (9)

229+(x -) где знак "+" соответствует работе импульсного сумматора-вычитателя 2 в режиме сложения, а знак "-" - в .режиме вычитания число-импульсных последовательностей.

Если же подключить через коммута" тор 10 выход импульсного вычитателя

1 к входу двоичного умножителя 9, то число импульсов на выходе послед-. него для любого х в этом случае будет равно р4 C Xt- ) 2.

Ы-И, Ц 2 aaQ <„ или р» _#_j 3 1<»

Й Ек 2 ".aeetq» „„. „» т1

Число импульсов на выходе импульсного сумматора-вычитателя 2 в этом случае будет равно

+=>- >>2 -+«Q2г,х1Ч-" х,-х )2р М

1107131 д„„ „(x-)(g- ) ZP Ф +Х Хъ-1. ВНИИПИ Заказ 5761

699 Подпись >,Филиал ППП1 Патент, г.Ужгород, ул.Проектная, 4

Для случая, когда к входу двоичного умножителя 9 окажется подключенным 5 выход двоичного умножителя 4, соответствующие уравнения будут иметь вип

8-= -g (ф(к -х )-k -1 а с6) р-„(х1-Х -1 2 ь-1 2" д + х4 хр

+ ц;,(.,, рР- „„ „(х- и) 2 (12)

F x 2 ф(х -x )+2K 2 a tu 2 < 1 2" .< 4 ц g +Х"ХР с,71 у

+ (-,-)+k .2 "СИ tq(" "

Таким образом, дополнительное введение в состав преобразователя двух суммирующих счетчиков, импульсных вы- читателя и сумматора-вычитателя, дешифратора, блока памяти коэффициентов умножения и коммутатора и одновременное исключение из состава преобразователя трех реверсивных счетчиков, двух комбинационных сумматоров-вычитателей и одного число-импульсного двоичного умножителя позволило значительно расширить класс решаемых устройством задач за счет вычисления. функций (9), (11) и,(13). Из этих уравнений следует, что предлагаемый преобразователь пригоден для кусочноf нелинейной (разности между линейной и кусочно-логарифмической дробно-рациональной либо кусочно"арктангенсной дробно-рациональной, либо кусочно-арктангенсной и кусочно-линейной функциями) аппроксимации функций.

Такой подход позволил реализовать известный алгоритм одного из наиболее точных методов аппроксимации нелинейных зависимостей, при котором осуществляется линеаризация кривой, представляющей собой разность между

В линеаризуемой кривой и желаемой линейной зависимостью. Применение этого метода наряду с повышением точности позволяет добиться значительного сокращения аппаратурных затрат за счет уменьшения количества участков аппрок.симации.

Кроме того, в предлагаемом преобразователе функциональное преобразование осуществляется в темпе поступления число-импульсной информации (т.е. в реальном времени), тогда как для прототипа характерен переходный процесс, по окончании которого схема приводится в состояние динамического равновесия.