Синтезатор частот

 

СИНТЕЗАТОР ЧАСТОТ, содержащий включенные последовательно преобразователь цифра-аналог,сумматор, подстраиваемый генератор, импульсно фазовый детектор, к другому входу которого подключен источник опорных импульсов, и фильтр нижних частот, а также цифровой частотный детектор отличающийся тем, что, с целью сокращения времени перестро ки при сохранении высокой чистоты спектра, между выходом импульсно-фазового детектора и вторым вхрдом сумматора включен ключ, выход фильтра нижних частот подключен к входу цифрового частотного детектора,между выходом которого и входами преобразователя цифра-аналог включены последовательно соединенные регистр, злемент сравнения кодов, управляемый преобразователь кодов и регистр - счетчик , другой вход которого подключен к выходу блока набора частот, а выход - к управляющему входу управляемого преобразователя кодов, третий вход которого соединен с вторым входом элемента сравнения кодов и цифровым частотным детектором, при этом входы управления цифрового частотного детектора, регистра, ключа, регистра-счетчика и блока набора частот подключены к соответствующим выходам блока управления, запускающий вход которого соединен с соответствующим выходом блока набора частот. г

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPGHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

llO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3626054/24-09 (22) 18.07.83 (46) 07.10.85 Бюл. У 37 (72) А.Д.Пацюк, О.А.Баланов и В.Л.Карякин (71) Куйбышевский электротехнический институт связи (53) 621.395.662(088.8) (56) Авторское свидетельство СССР

В 717806, кл. Н 03 L 7/06, 1973 °

В.Л.Карякин и др. Система частотно-фазовой автоподстройки. — Электросвязь, 1981, У 9, с. 48, рис. 1. (54)(57) СИНТЕЗАТОР ЧАСТОТ, содержащий включенные последовательно преобразователь цифра-аналог, сумматор, подстраиваемый генератор, импульснофазовый детектор, к другому входу которого подключен источник опорных импульсов, и фильтр нижних частот, а также цифровой частотный детектор, отличающийся тем, что, с целью сокращения времени перестройки при сохранении высокой чистоты спектра, между выходом импульсно-фаэового детектора и вторым вхрдом сумматора включен ключ, выход фильтра нижних частот подключен к входу цифрового частотного детектора, между выходом которого и входами преобразователя цифра-аналог включены последовательно соединенные регистр, элемент сравнения кодов, управляемый преобразователь кодов и регистр - счетчик, другой вход которого подключен к выходу блока набора частот, а выход — к управляющему входу управляемого преобразователя кодов, третий вход которого соединен с вторым входом элемента сравнения кодов и цифровым частотным детектором, при этом входы управления цифрового частотного детектора, регистра, ключа, регистра-счетчика и блока набора частот подключены к соответствующим выходам блока управления, запускающий вход которого соединен с соответствующим выходом блока набора частот.! 1! 84

Изобретение относится к радиотехнике и может использоваться в системах связи для формирования сетки стабильных частот в диапазоне СВЧ.

Целью изобретения яляется сокра- 5 щение времени перестройки при сохранении высокой чистоты спектра.

На фиг. 1 представлена структурная электрическая схема предлагаемого синтезатора частот; на фиг. 2 - 1О структурная электрическая схема цифрового частотного синтезатора частот; на фиг.3 — структурная электрическая схема регистра и элемента сравнения кодов синтезатора 1 частот; на фиг. 4 - структурная электрическая схема управляемого преобразователя кодов синтезатора частот; на фиг. 5 — структурная электрическая схема регистра-счетчика синтезатора частот; на фиг. 6— структурная электрическая схема блока управления синтезатора частот.

Синтезатор частот содержит источник 1 Опорных импульсов ° импульс я5 но-фазовый детектор 2, подстраиваемый генератор 3, сумматор 4, ключ 5, фильтр 6 нижних частот, цифровой частотный детектор 7, регистр 8, элемент 9 сравнения кодов, управляемый преобразователь IO кодов, регистр-счетчик 11,преобразователь 12 цифрааналог, блок 13 набора частот, блок 14 управления.

Цифровой частотный детектор 7 со- З5 держит суммирующий счетчик 15, вычитающий счетчик 16, промежуточные регистры 17 и 18. Регистр-счетчик

11 и элемент 9 сравнения кодов содержит дополнительный регистр 19, пер- 40 вый дополнительный сумматор 20, первый инвертор 21.

Управляемый преобразователь 1О кодов содержит первую и вторую группу элементов И 22 и 23, первую груп- 4 пу элементов ИЛИ 24 и второй дополнительный сумматор 25. Регистр-счетчик 11 содержит третью и четвертую группу элементов И 26 и 27, второй инвертор 28, вторую группу элемен- 50 тов ИЛИ 29, дополнительный элемент

ИЛИ 30, универсальный счетчик 31.

Блок 14 управления содержит первый, второй, третий и четвертый триггеры 32 - 35. соответственно, дво- И ичный счетчик 36 и дешифратор 37.

Синтезатор работает следующим образом.

088

Частота сигнала подстраиваемого генератора 3 определяется сигналом на выходе сумматора 4, на вход которого поступают два сигнала: один с выхода преобразователя 12 цифрааналог определяющий грубую настройку подстраиваемого генератора, второй — с выхода ключа 5, осущест-. вляющий синхронизацию на одной из гармоник опорной частоты по кольцу импульсно-фазовой подстройки.

Так как сигнал на выходе преобразователя 12 цифра-аналог определяется кодом, поступающим на него с регист" ра-счетчика 11, то этот код полностью определяет гармонику опорной частоты, на которой в системе возни" кает синхронизм.

Для перестройки на другую частоту в предлагаемом устройстве осуществляется следующая последовательность операций.

При помощи блока 13 набора частот в регистр-счетчик 11 записывается код,приближенно соответствующий нужной частоте, (точное значение кода не известно, так как зависит от ряда дестабилизирующих факторов, воздействующих на генератор, и определяется в процессе работы устройства). Одновременно с записью кода поступает запускающий импульс на блок 14 управления, который размыкает ключ 5.

Цепь фазовой автоподстройки отключается. На выходе импульсно-. фазового детектора 2 возникает сигнал биений частоты подстраиваемого генератора .3 с гармониками опорной частоты. Первоначальная установка частоты должна производиться с точностью, обеспечивающей расстройку менее половины опорной частоты. Частота среза фильтра 6 нижних частот также выбирается равной половине опорной частоты.

В таком случае на выходе фильтра 6 нижних частот присутствует только сигнал с частотой биений сигнала подстраиваемого генератора 3 и гармоники опорной частоты, на которую производится настройка. Эта частота измеряется цифровым частотным детектором

7 и соответствующий ей код запоминается в регистре 8. Сигнал на первом выходе блока 14 управления задает временный интервал для цифрового частотного детектора 7, сигнал на втором выходе — стробирующий импульс для переписи кода в регистр 8.

1184088

Найденное значение кода в регистре 8, пропорциональное величине расстройки, еще не позволяет ее скомпенсировать, так как в нем нет информации о ее знаке. 5

Для определения знака расстройки с пятого выхода блока 14 управления подается импульс на счетный вход регистра-счетчика 11 и его содержимое увеличивается на одно дискретное 10 значение. Соответственно изменяется и частота подстраиваемого генератора

3, также и частота биений, причем в случае, когда частота подстраиваемого генератора выше частоты гармо- 15 ники, на которую производится наст- . ройка, частота биений увеличивается, в противном случае — уменьшается. Шаг перестройки выбирают минимальным для сокращения времени переходного 2п процесса.

Далее производится второе измере- ние величины расстройки, и в элементе 9 сравнения кодов производится сравнение с ранее найденным значением, которое хранится в регистре 8.

Результат сравнения подается на управляемый преобразователь 10 кодов, на который поступают код с регистра-счетчика 11, определяющий частоту подстраиваемого генератора 3 в настоящий момент, и код с цифрового частотного детектора

7, определяющий величину расстройки. На основании этих данных цифровой частотный детектор 7 определяет код, соответствующий настройке подстраиваемого генератора 3 на частоту выбранной гармоники. По импульсу с четвертого выхода блока

14 управления найденный код записывается в регистр-счетчик 11.

Далее блок 14 управления снимает сигнал с третьего выхода, ключ замыкается и начинает действовать фазовая автоподстройка час- 45 тоты.

Синтезатор работает следующим образом.

Сигнал биений с выхода фильтра

6 нижних частот подается на счетные входы счетчиков цифрового частотного детектора 7. В исходном состоянии счетчики 15 и 16 обнуляются и принудительно удерживаются в этом положении сигналом, поступающим с первого выхода блока 14 управления. Этот сигнал управляет работой цифрового частотного детектора 7. Он задает временный интервал для счетчиков 15 и 16, осуществляет их обнуление и перепись информации в промежуточные регистрьг 17 и 18. Код в промежуточном регистре 17 соответствует положительному числу, пропорциональному величине расстройки, в промежуточном регистре 18 — отрицательному. Код положительного числа подается на регистр 8, элемент 9 сравнения кодов и управляемый преобразователь 10 кодов, код отрицательного числа подается только на управляемый преобразователь

10 кодов. Такое выполнение цифрового.частотного детектора 7 позволяет упростить управляемый преобразователь 10 кодов.

На входы А управляемого преобразователя подается код с регист. ра-счетчика 11, соответствующий частоте в настоящий момент, на входы

 — код, соответствующий расстройке.

В зависимости от знака расстройки (сигнала с выхода элемент сравнения кодов 9) ее код подается либо в виде положительного числа (через первую группу элементов И 22), либо в виде отрицательного числа (через вторую группу элементов И 23).

Основным элементом регистра-счетчика 11 является универсальный счетчик 31, который может работать как в режиме счета, так и в режиме приема информации. При записи информации от управляемого преобразователя 10 кодов код подается через третью группу элементов И 26, а от блока 13 набора частот — через четвертую группу элементов И 27.

Первый триггер 32 блока 14 управления управляет работой двоичного счетчика 36 и дешифратора 37. Второй и третий триггеры 33 и 34 формируют временные ворота для первого и второго измерения частот, четвертый триггер 35 формирует сигнал управления ключом 5 в цепи фазовой автоподстройки, В синтезаторе частот производится измерение не частоты подстраиваемого генератора, а биений между его частотой и требуемой частотой настройки.

1184088

1184088

1!84088

1184088

Составитель С.Даниэлян ,Редактор О.Черниченко Техред А.Ач Корректор В.сутяга

Закаэ 6283/55 Тираж 871 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул, Проектная, 4

Синтезатор частот Синтезатор частот Синтезатор частот Синтезатор частот Синтезатор частот Синтезатор частот Синтезатор частот 

 

Похожие патенты:

Изобретение относится к радиотехнике и может быть использовано для формирования набора синусоидальных сигналов с равномерным шагом частоты в приемных и передающих устройствах с малым временем перестройки в широком диапазоне частот

Изобретение относится к радиотехнике и может быть использовано в радиоприемных и радиопередающих устройствах для генерирования сетки стабильных частот

Изобретение относится к области радиотехники и может быть использовано в радиоприемниках и радиопередающих устройствах для генерирования сетки стабильных частот

Изобретение относится к электросвязи, к системам передачи и приема дискретных сообщений с асинхронным вводом и выводом информации, и может быть использовано в устройствах асинхронного сопряжения скоростей цифровых потоков на приемной стороне

Изобретение относится к радиотехнике и м.б

Изобретение относится к радиотехнике и м.б

Изобретение относится к радиотехнике и обеспечивает повышение спектральной чистоты выходных колебаний при одновременном повышении быстродействия

Изобретение относится к электросвязи, а именно к системам передачи и приема дискретных сообщений с асинхронным вводом и выводом информации, и может быть использовано в устройствах асинхронного сопряжения скоростей цифровых потоков на приемной стороне
Наверх