Синтезатор частот

 

ОП ИСАНИЕ щщ 4

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик (б1) Дополнительное к авт. саид-ву 11. 7991р1 (22)Заявлено 14.01.80 (21) 2873Я5Я/1Я-09 (51)М. Кл. с присоединением заявки №вЂ”

Н 03 14 7/22

Веуйвретееины11 камитет

СССР ав йелем изобретений и вткрмти11 (23) Приоритет—

Опубликовано 30. 11. 81.Бюллетень № 44 (5З) УДК 621.373, .42 (088.8) Дата опубликования описания 30. 11. 81 (72) Автор изобретения

И. П. Усачев (71) Заявитель (54) СИНТЕЗАТОР ЧАСТОТ

Изобретение относится к синтезато-рам частот и может использоваться в приемо-передающих и радиоизмерительных устройствах.

По основному авт.св. 1В 799101 известен синтезатор частот, содержащий опорный генератор (Or), делитель частоты с фиксированным коэффициентом деления (ДФКД), фазовый детектор (ФД), первый фильтр нижних частот (ФНЧ), генератор, управляемый напря-. жением (ГУН), делитель частоты с переменным коэффициентом деления (ДЕД) и логический элемент И-2

И-2ИЛИ, включенные в кольцо-фазовой автоподстройки частоты (ФАПЧ)» а

15 также устройство для автопоиска, включенное параллельно кольцу ФАПЧ и состоящее из последовательно соединенных блока для выделения разЮ ностной частоты, первого R$-триггера, реверсивного счетчика (PC) цифроаналогового преобразователя 1,ЦАЩ и второго фильтра нижних частот

2 (ФНЧ), а также первый, второй, тре,тий и четвертый логические элементы И-НЕ, второй и третий QS-триггеры и 3К-триггер 11j.

Однако такой синтезатор частот обладает ограниченным быстродейст1 вием.

Цель изобретения — повышение быстродействия.

Указанная цель достигается тем, что в синтезатор частот, содержащий опорный генератор, делитель частоты с фиксированным коэффициентом деления, фазовый детектор, первый фильтр нижних частот, генератор, управляемый напряжением, делитель частоты с переменным коэффициентом деления и логический элемент И-2И-2ИЛИ, включенные в кольцо фазовой автоподстройки частоты (ФАПЧ, а также устройство для автопоиска, включенное параллельно кольцу ФАПЧ и состоящее из последовательно соединенных блока для выделения разностной частоты, 886254

45

50 первого IS-триггера, реверсивного счетчика, цифроаналогового преобразователя и второго фильтра нижних частот, а также первьп, второй, третий и четвертый логические элементы И-НЕ, второй и третий RS -триггеры и 7К-триггер, введен также блок управления сбросом, между инверсньпл выходом четвертого Я5 -триггера и 1 -входом управляющего 7К-триггера введены последовательно соединенные дополнительный реверсивный счетчик с переменным коэффициентом пересчета, второй вход которого подключен к первому выходу блока управления сбросом, и дешифратор, а между четвертым выходом делителя частоты с фиксированным коэффициентом деления и тактовым входом дополнительного реверсивного счетчика с переменным коэффициентом пересчета, введен пятый логический элемент И-НЕ, второй вход которого соединен с R-входом третьего RS-триггера, с первым входом блока управления сбросом и с прямым выходом управляющего 3 К-триггера, при этом второй и третий входы блока управления сбросом соединены соответственно с первым и вторым выходами блока для выделения разност- ной частоты, второй вход дешиффатора подключен к инверсному выходу четвертого RS — триггера, а третий — ко второму выходу блока управления сбросом.

На фиг.1 представлена структурная электрическая схема предлагаемого синтезатора частот: на фиг.2 — временные диаграммы, поясняющие его работу.

Синтезатор частот содержит опорный генератор 1, делитель 2 частоты с фиксированным коэффициентом деления, фазовый детектор 3, первый фильтр

4 нижних частот, генератор 5, управляемый напряжением, делитель 6 частоты с переменным коэффициентом деления и логический элемент И-2И-2ИЛИ

7, включенные в кольцо ФАПЧ, устройство для автопоиска, включенное параллельно кольцу ФАПЧ и состоящее из последовательно соединенных бло-. ка 8 для выделения разностной частоты, первого RS-триггера 9, реверсивного счетчика 10, цифроаналогового преобразователя 1! и второго фильтра 12 нижних частот, а также первый, второй, третий, четвертый и пятый логические элементы И-НЕ 13,14,15, 16 и 17, второй, третий и четвертый

RS-триггеры 18,19 и 20, блок 21 уп равления сбросом, дополнительный реверсивный счетчик 22, дешифратор.

23 и управляющий !К-триггер 24.

Устройство работает следующим об- разом.

При нарушении синхронизма первый же импульс с одного из выходов блока

8 для выделения разностной частоты

10 поступит на второй или третий вход блока 21 управления сбросом и заблокирует прохождение через третий или второй вход импульсов с другого выхода блока 8 для выделения разностНоН частоты.

Одновременно этот же импульс пройдет через первый выход блока 21 управления сбросом на второй вход дополнительного реверсивного счетчика

22 и сбросит его в начальное состояЬ ние. После этого дополнительный реверсивный счетчик 22. тактовыми импульсами, поступающими на его тактовый вход через открытый пятый д логический элемент -HE 17 с четвертого выхода ДФКД 2, заполняется до сброса очередным импульсом разностной частоты, который приходит с того же выхода блока 8 для выделения

30 разностной частоты через блок 21 управления сбросом. Дополнительный реверсивный счетчик 22 с двумя фик" сированными значениями коэффициента пересчета осуществляет деление входной тактовой частоты либо на больший Ng (при сложении), либо меньший

К (при вычитании) коэффициент пересчета. Причем К =2N . При работе дополнительного реверсивного счетчика 22.на сложение на выходе его получается двоичное число, пропорциональное интервалу между импульсами разностной частоты (импульсами сброса) . Частота тактовых импульсов, поступающих на второй вход дополнительного реверсивного счетчика 22 т значительно больше частот имИ

ТЯ пульсов с первого и третьегО выходов

ДФКД 2. Заполнение и сброс дополнительного реверсивного счетчика 22 продолжается до тех пор, пока система не войдет в зону отсутствия импульсов разностной частоты ($> и f частоты сигналов на входах блока 8 для выделения разностной частоты на фиг.20,5q зона равных частот „ - на фиг.20,<) и появится импульс реверса, С поступлением иьин" пульса оеверса с выхода RS-тригге886254

15 ра 20 на первый вход дополнительного реверсивного счетчика 22 последний не сбрасывается, а изменяет направление счета со сложения на вычитание и одновременно уменьшается f его коэффициент пересчета в 2 раза (с 8g на Й((((). От импульса реверса

RS-триггер 9 опрокинется в противоположное состояние и подаст на реверсивный счетчик 10 команду счета 14 в обратном направлении, вследствие чего ЦАП 11 будет выдавать на второй вход ГУН 5 такое управляющее .напряжение, при котором соотношение частот на входах блока 8 для выделения разностной частоты будет изменяться от состояния перерегулирования к состоянию равенства частот (фиг,2Я).

Поскольку коэффициент пересчета дополнительного реверсивного счетчика 54

22 уменьшился в два раза, то при том же числе тактовых импульсов, которое раньше поступило на его вход в режиме сложения в интервале от последнего импульса сброса до импульса реверса (т.е. в интервале зоны равных частот), дополнительный реверсивный счетчик 22 придет в начальное состояние в момент, когда система окажется в середине зоны равных 54 частот. Импульс. реверса(поступающий также на первый вход дешифратора 23, разрешает выход сигнала "0", который формируется дешифратором 23 в момент прихода дополнительного реверсивного счетчика 22 в начальное состояние.

Логический "0" с выхода дешифратора

23 поступает на R, — âõoä управляющего

ЭК-триггера 24 и опрокидывает его в состояние "0" на прямом выходе.

° 4

Этот "0", поступая на первый вход блока 21 управления сбросом, снимает блокировку по второму или третьему

его входу и формирует на его втором выходе команду, которая поступает на третий вход дешифратора 23 и запрещает выход сигнала Логический "0" °

Управляющий ЭК-триггер 24 отключает автопоиск и включает кольцо ФАПЧ в момент, когда система находится в середине зоны равных частот.

Использование предлагаемого синтезатора частот обеспечивает значительный выигрыш во времени установления синхронизма по сравнению с известным. В известном синтезаторе частот уменьшить время работы кольца

ФА3Т1: можно было, если бы автопоиск останавливался в зоне равных частот (точнее в ее середине), но при этом нет никаких данных для его остановки, так как в этой зоне отсутствуют импульсы разностной частоты. Поэтому система уходит из зоны равных частот в зону перерегулировання, пока не появляется импульс реверса. Автопоиск отключается и система с помощью ФАПЧ возвращается в "остояние синхр они з ма.

При этом получается выигрыш во времени установления синхрониэма, так как общее время вхождения в аинхронизм складывается из двух составляющих:to6W= 405> + t@AllQ где ayr время работы автопоиска; ЬфА11, — время работы ФАПЧ.

Поскольку 6 4 << фА((ч To MORHO считать1О,„ Ф ((Пч, Причем Ф ПЧ можно разделить на две составляющие ((ФНЧ ФНЧ ФАпЧ гдето,(„„ — время работы кольца ФАПЧ от состояния перерегулирования до прихода в середину зовы равных частот; ФАПЧ вЂ” время работы кольца

° l1

ФАПЧ с момента прихода системы в середину зоны равных частот до установления синхронизма (т.е. подстройfI ка по фазе) . На практике обычно1ф „, <

<<1,„ „.Тогда в известном синтезато(I ре общ.gag-QAqq+ 4Anw.„ " "редла гаемом — (5(„1,Ег + t A>(,. Отсюда1оЯ((1

<<1 6,,(. Таким образом, в предлоо щсяя женном синтезаторе частот увеличено быстродействие.

Формула изобретения

Синтезатор. частот по авт.св.

Р 799101, отличающийся тем, .что, с целью повышения быстродействия, в него введен блок управления сбросом, между инверсным выходом четвертого RS-триггера и

R-входом управляющего 3 К-триггера введены последовательно соединенные дополнительный реверсивный счетчик с переменным коэффициентом пересчета, второй вход которого подключен к первому выходу блока управления сбросом, и дешифратор, а между четвертым выходом делителя частоты с фиксированным коэффициентом деления и тактовым входом дополнительного реверсивного счетчика с переменным коэффициентом пересчета, введен также пятый логический элемент И-НЕ., второй вход которого соединен с R входом третьего RS-триггера,с пер,вым входом блока управления сбросом и с прямым выходом управляющего 3Ктриггера, при этом второй и третий входы блока управления сбросом соединены соответственно с первым и вторым выходами блока для выделения разностной частоты, второй вход дешифратора подключен к инверсному вы886254 ходу четвертого RS-триггера, а третий — ко второму выходу блока управления сбросом.

Источники информации, принятые во внимание при экспертизе

l. Авторское свидетельство СССР

9 799101, кл. Н 03 В, 21/02, 26.11,76

886254

Составитель Г. Челей

Редактор Н. Безродная Техред С.Мигунова корректор *

Заказ 10570 83 Тираж 991 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, N»35, Раушская наб., д. 4/5

Филиал ППП Патент ° г. Ужгород, ул. Проектная, 4