Формировтель напряжения смещения подложки для интегральных схем

 

ФОРМИРОВАТЕЛЬ НАПРЯЖЕНИЯ СМЕЩЕНИЯ ПОДЛОЖКИ ДЛЯ ИНТЕГРАЛЬНЫХ . СХЕМ, содержшчий управляющий транзистор , затвор которого является управЛЯЮР1ИМ входом формирователя, а сток подключен к шине питания, входной транзистор, затвор которого является информационным входом формирователя, сток подключен к истоку управляющего транзистора, конденсатор, одна обкладка которого соединена с истоком управляющего транзистора, нагрузочный транзистор и выходной транзистор, затвор и сток которого соединены с другой обкладкой конденсатора и истоком нагрузочного транзистора, сток которого является вьрсодом формирователя , истоки входного и выходного транзисторов подключены к общей шине, отличающийся тем, что, с целью снижения потребляемой мощности, в него введены дополнительный конденсатор и два ключевых транзистора, затвор первого и истоки первого и второго кхпочевых транзисторов соединены с затвором нагрузочного транзистора и одной обкладкой (Л дополнительного конденсатора, другая обкладка которого соединена с затвором входного транзистора, стоки первого и второго ключевых транзисторов и затвор второго подключены к стоку нагрузочного транзистора.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕС! 1УБЛИК (5I)4

ОПИСАНИЕ ИЗОБРЕ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Yda

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2 1 ) 36 1 1604/24-2 4 (22) 21.06.83 (46) 15. 10.85. Бюл. М - 38 (72) А.Н. Бочков, А.М.Кузнецова и А. Б.Однолько (53) 681. 327. 66 (088. 8) (56) IEE International Solid-State

С1.rcuits Conference. Digest of

Technical Papers, 1979, р. 143.

Электроника. 1977, М 16, с. 36. (54) (57) ФОРМИРОВАТЕЛЬ НАПРЯЖЕНИЯ

СМЕЩЕНИЯ ПОДЛОЖКИ ДЛЯ ИНТЕГРАЛЬНЫХ .

СХЕМ, содержащий управляющий транзистор, затвор которого является управляющим входом формирователя, а сток подключен к шине питания, входной транзистор, затвор которого является информационным входом формирователя, сток подключен к истоку управляющего транзистора, конденсатор, одна обкладка которого соединена с истоком

„„SU„„! 185396 управляющего транзистора, нагрузочный транзистор и выходной транзистор, затвор и сток которого соединены с другой обкладкой конденсатора и истоком нагрузочного транзистора, сток которого является выходом формирователя, истоки входного и выходного транзисторов подключены к общей шине, отличающийся тем, что, с целью снижения потребляемой мощности, в него введены дополнительный конденсатор и два ключевых транзистора, затвор первого и истоки первого и второго ключевых транзисторов соединены с затвором нагрузочного транзистора и одной обкладкой дополнительного конденсатора, другая обкладка которого соединепа с затвором входного транзистора, стоки первого и второго ключевых транзисторов и затвор второго подключены к стоку нагрузочного транзистора.

1185396

Изобретение относится к электронике и может быть использовано в ВИС на ИДП-транзисторах.

Цель изобретения — снижение потребляемой мощности за счет устра- S нения пороговых потерь, На фиг. 1 приведена принципи. альная схема формирователя напряжения смещения подложки; на фиг. 2— временная диаграмма работы формирова-1О теля.

Формирователь напряжения смещения подложки содержит входной транзистор 1, управляющий транзистор ?, нагруэочный транзистор 3, выходной, транзистор 4 и ключевые транзисторы 5 и 6, конденсатор 7, дополнительный конденсатор 8, информационный вход (шину) 9, управляющий вход (шину) 10, общую шину 11, шину 12 пита- 20 ния, выходную шину 13.

Формирователь работает следующим образом.

В исходном состоянии на шине 10— высокий потенциал, а на шине 9 — ниэ-25 кий. Напряжение на истоке транзистора 2 равно Ц,„„„, напряжение на истоке транзистора 3 Uya (пороговое напряжение транзистора 4). Конденсатор 7 заряжен до напряжения 30

U „=(11 щ„„-U „), На затворе транзистора 3 — отрицательное напряжение, но не ниже Ч -Ч, транзистор 3 закрыт.

Затем на шину 9 подают низкий потенциал, а на шину 10 — высокий, Напряжение на истоке транзистора 2 снижается. до уровня земли, а на.— пряжение на истоке транзистора 3 эа счет емкостной связи через

40 конденсатор 7 становится отрицательным. В это время растет напряжение на затворе транзистора 3 эа счет емкостной связи через конденсатор 8 и становится выше, чем V +Ч. °

Транзистор 3 открывается и происходит выравнивание потенциалов истока транзистора 3 и подложки. В конце переходного процесса затвор транзистора заряжен до напряжения Ч В +Ч, что обеспечивается транзистором 5, а исток транзистора 3 заряжен до напряжения Vüâ. Таким образом, конденсатор 7 заряжен до.напряжения Нк и =/Чвв /. Заряд накачивается в подложку и равен =Нвач 1 кон =(Чрд /VBB / т ) С °

Через некоторое. время на шину 10 подают высокий потенциал, а на шину 9 — низкий. Напряжение на затворе транзистора 3 эа счет емкостной связи снижается и устанавливается на уровне V -V за счет транзистора 5, что обеспечивает надежное закрытие транзистора 3. Напряжение на истоке транзистора 2 возрастает до уровня U< „, а напряжение на истоке транзистора 3 возрастает и становится положительным, открывается транзистор 3 и снимает напряжение на своем истоке до уровня 0 „ . Конденсатор 7 заряжается до уровня U

Затем весь цикл повторяется. Через несколько таких тактов емкость нагрузки на выходной шине 13 заряжается до некоторого постоянного отрицательного потенциала, определяемого токами утечки, параметрами элементов устройства смещения подложки и частотой сигналов на шинах 9 и 10.

Устройство работает при и-канальных транзисторах и отрицательном смещении подложки. Аналогичное устройство может быть построено и на транзисторах Р -типа.

1185396

Фиг z

Составитель Jl.Àìóñüåâà

Редактор И.Ковальчук Техред С.Мигунова Корректор М.Самборская

Заказ 6372/48 Тираж 583 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r.ужгород, ул.Проектная, 4