Матричное вычислительное устройство тригонометрических функций

 

Изобретение относится к области вычислительной техники и может быть. использовано в быстродействующих процессорах и специализированных вычислительных устройствах. Цель изобретения - упрощение устройства. Устройство вычисляет элементарные функции sin4 и COSV по методу цифра за цифрой. Упрощение основано на допущении , что i m/2, где i - число итераций, m - разрядность. Таким образом в результате допущения имеется возможность сократить количество итераций и в результате использования допущений упростить устройство. Устройство содержит матрицу вычислительных ячеек, состоящую из двух ча-; стей 1, 3, мультиплексор 2, 1 з.п. ф-лы. 5 ил, 1 табл. i (Л to 00 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК сю 4 С 06 F 7 548 (21 ) 381 71 28/24-24 (22) 29.11.84 (46) 15,06.86. Бюл. У 22 (71) Ленинградский ордена Ленина электротехнический институт им. В.И. Ульянова (Ленина) (72) Л. А. Шумилов, И. С. Зуев и А. М. Турсунканов (53) 681.325(088,8) (56) Авторское свидетельство СССР

У 809173, кл, G 06 F 7/548, 1978.

Авторское свидетельство СССРУ 1032454, кл. 6 06 F 7/548, 1981. (54) МАТРИЧНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ТРИГОНОМЕТРИЧЕСКИХ ФУНКЦИЙ (57) Изобретение относится к области вычислительной техники и может быть.

„„SU„„1238060 использовано в быстродействующих процессорах и специализированных вычислительных устройствах. Цель изобретения — упрощение устройства. Устройство вычисляет элементарные функции sing u cosY по методу "цифра за цифрой". Упрощение основано на допущении, что i = ) m/2(, где i — число итераций, m — - разрядность. Таким образом в результате допущения имеется возможность сократить количество итераций и в. результате использования допущений упростить устройство.

Устройство содержит матрицу вычислительных ячеек, состоящую из двух ча- . .стей I 3, мультиплексор 2. 1 з.п. ф-лы. 5 ил, 1 табл.

1238060

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих процессорах в специализированных вычислительных устройствах.

Цель изобретения - упрощение устройства.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 — конструкция матрицы с первой по f-ю .строки; на фиг. 3 -„конструкция остальной части матрицы; на фиг. 4 — структура вычислительной ячейки; на фиг. 5— структура сдвоенной ячейки.

Устройство содержит часть матрицы 1 с первой по T.-ю строки, мультиплексор 2, остальную часть матрицы

3, входы 4-6, выходы 7-8 1-й строки матрицы, вход 9,выходы 10 и llмультиплексора,выход 12 устройства Матрица состоит из вычислительных ячеек 13, одноразрядных сумматоров 14 и сумматоров 15 по модулю два. Каждая вычислительная ячейка содержит сумматор 16 по модулю два, одноразрядный сумматор 17, управляющий вход 18, входы 19 и 20 слагаемых, вход 21 переноса, выход 22 переноса, выход 23 управления и выход 24 суммы. Элементы НЕ на фиг, 1-3 представлены штрихами на связях.

Иатричное вычислительное устройство вычисляет элементарные функции

sin q u cos q по методу "цифра за цифрой".

Рекурентные соотношения, описыва11 ющие алгоритм "цифра за цифрои" для функций sin Y u cos p,следующие. !

8. = M, -, irctg 2 ! б1 х. = х. -(у

1 ! !

=х, - ;у 2 х, 1б! этап 2

Иожно показать, что х.2

1 !

=y + у

Ь х =х -L(.) и е

У = У + 6;Хей л е

55 Таким образом конструкция устройства обеспечивает выполненение опеP аций алгоритма и состоит из подматрицы 1, вычисляющей значение х и этап 1

4,. = signs, где х, у — текущие координаты век1 тора; х у — конечные координаты векь» тора, п - число шагов итераций.

Начальные условия: Q = е, х = 1/К, у. =О, где К вЂ” коэффициент деформации вектора зависящий только от числа

Э шагов итераций.

Результаты вычислений: x„ = coss у = sin%, Матрица выполняет второй этап .,горитма и работает следующим обра.= ом.

° На входы 4 матрицы подаются начальные условия у,, на входы группы входов 5 матрицы подаются начальные условия х,, на входы группы входов 6 матрицы подаются значения управляющих сигналов, вырабатываемых управляющей матрицей матричного вычислитель-!

О ного устройства, причем +1 кодируется нулем, а -1 - единицей. Каждая строка вычислительных ячеек 13 вычисляющей матрицы 1 выполняет две операции алгебраического суммирования ° На выхо15 дах 24 вычислительных ячеек 13 второго ряда в-i-й строке имеется значение у,, а на выходах 24 вычислительных ! ячеек 13 первого ряда — х, .

Видно, что на i-й итерации в фор20 мировании у. участвуют два числа х

1Ф1 и у,, причем для получения J-ro разряда у1„необходимо иметь j-й разряд у; и (j-i)-й разряд х., что является причиной задержки. Но х ., — зто зна-.

25 чение сов е с точностью i-разрядов, т,е. после i-й итерации значения i-. старших разрядов х„. (,1 = i, i+1,.„.n) не изменяются. С другой стороны, в формировании у.„, величина х, участ"

ЗО вует без (m-i)-младших разрядов, Теперь допустим, что х =Щ(В этом случае все х„.(J = i, (1+1)-...(n-1,)

11 участвующие в формировании у!()=(-. +

+1)...и), будут одинаковы и равны."

35 х„х. хе

ГД У ° ° э 2 7Р1

2 2

Такие же рассуждения справедливы и для выражения

1238060 если f =О

G у, если f =1;

1О

20

О О

p 30

0 !

I О

1 О

I О 40

1 l

О 1

1 О 1 О

О О

О 1

1 О у, мультиплексора 2, работа которо-. го описывается выражениями х, если Г= 1

D у, если f =О, подматрицы 3, вычисляющей значение

$, где

siny если f = О

cosy если f = 1.

Конструкция вычислительной ячейки

l3 описана в таблице и не имеет принципиального значения для функционирования устройства.

Входы Выходы

19 20 21 23 2

18 2 24

О О О О О

О О О I 0

О О 1 О О

0 О I 1 О

0 1 О О О О 1

О 1 О 1 О

О 1 О О

О 1 I 1 0 ! О 0 О 1

l О О. 1 1

1 О I О 1.

1 О 1 1

1 1 О О 1

1 1 О 1 1

1 1 О 1 О О 1! 1 1 1 1

4 формулаизобретения

1 . Матричное вычислительное устройство тригонометрических функций, содержащее матрицу вычислительных ячеек и группу элементов НЕ, причем

i-я строка матрицы (i = 1,2,...,1, где 1 равно наибольшему целому от половины номера последнего столбца

m, где m — разрядность) содержит два ряда вычислительных ячеек, k-я строка матрицы для k = (1+1),...,n, где п - . число итераций, содержит один ряд вывычислительных ячеек, вход управления вычислительной ячейки первого и второго рядов s-й строки (s = 1,2,...,n)

j-го столбца (j = 1,2,... m) соединен с выходом управления вычислительной ячейки соответствующего ряда а-й строки (j-l)-столбца, вход управле-ния вычислительной ячейки второго ряда i-й строки первого столбца соединен через элемент НЕ с входом управления вычислительной ячейки первого ряда i-й строки первого столбца и со-. единен с входом управления матрицы, вход переноса вычислительной ячейки первого и второго рядов в-й строки

j-го столбца соединен с выходом переноса вычислительной ячейки соответствующего ряда "-й строки (+1)го столбца, вход переноса вычислительной ячейки m-го столбца соединен с выходом управления той же вычислительной ячейки, вход первого слагаемого вычислительной ячейки первого и второго рядов i-й строки, кроме первой, j-го столбца соединен с выходом суммы вычислительной ячейки соответственно второго и первого рядов (i-1)-й строки (J-i+1)-го столбца, вход второго слагаемого вычислительной ячейки первого и второго рядов s-й строки, кроме первой и (1+1)-й, J-го столбца соединен с выходом суммы вычислительной ячейки соответствующего ряда (в-1)-й строки

J-ro столбца, вход второго слагаемого вычислительной ячейки первого ряда первой строки g-го столбца соединен с входом первого слагаемого вычислительной ячейки второго ряда первой строки j-го столбца и соединен.с первым информационным входом матрицы, вход второго слагаемого вычислительной ячейки второго ряда первой строки g-ro столбца соединен с входом первого слагаемого вычислительной ячейки первого ряда первой

1238060 строки g-ro столбца и соединен с вторым информационным входом матрицы ° ВЫХ9д суммы ВычислительнОЙ ячей ки первого и второго рядов i-й строки, кроме I-й, первого столбца соединен с входом первого слагаемого вычислительной ячейки соответственно второго и,первого рядов (i+1}-й строки последовательно с второго по 1О (i+1)-й столбец, о т л и ч а ю - щ е е с я тем, что, с целью упроще" ния устройства, оно содержит мультиплексор, группу одноразрядных суммаТОРОВ и группу сумматоров по модулю 15 два, причем (1+ 1)-я строка матрицы (q = 1,2,...,п-2) содержит вычислительные ячейки только с номерами . (Y+q), (f+q+1),...,ш, выходы суммы вычислительных ячеек первого ряда щ

1-й строки каждого столбца соединены; с первым информационным входом мультиплексора, второй информационный вход которого соединен с выходами суммы вычислительных ячеек второго 25 .ряда Г-й строки каждого столбца, уп равляющий вход мультиплексора соединен с входом задания кода функции устройства, вход управления вычислительной ячейки (E+q)-й строки (2+q)ro столбца соединен с выходом q-ro сумматора по модулю два, входами которого являются (f+q)-й разряд управляющего входа матрицы и вход кода функции устройства, выход первого разряда первого выхода мультиплексора соединен через элемент НЕ с входами первого слагаемого вычислительных ячеек (:1+ )-й строки (+q)-го столбца, выход р-го разряда первого 4О выхода мультиплексора (р — 2,3,..., 1

9 1 r,) соединен с входом первого слагаемого вычислительной ячейки (t+q)-й строки (Х+ц+р-1)-го стОлбца, вход второго слагаемого вычислительной ячейки (Х+1)=й строки g-ro столбца соединен с выходом j-го разряда второго выхода мультиплексора, выход суммы вычислительной ячейки (.1+ )-й строки (E+q)-ro столбца соединен с входом первого слагаемого (1. +q)-ro одноразрядного сумматора, выход переноса вычислительной ячейки (E+q)««A строки (Х+ 1)-ro столбца, кроме q = 1, соединен с входом второго слагаемого {7+

+q-1)-го одноразрядного сумматора, выход переноса вычислительной ячейки (1+1)-й строки (Х+1)-ro столбца соединен через элемент HE с входами второго слагаемого с первого по f.-й одноразрядных сумматоров, вход первого слагаемого,)-го одноразрядного сумматора для j < Х соединен с выходом

j-ro разряда второго выхода мультиплексора, вход переноса,1-го одноразрядного сумматора соединен с выходом переноса (1+1)-го одноразрядного сумматора, выход суммы каждого одноразрядного сумматора является выходом соответствующего разряда значения функции устройства, вход второго слагаемого m-ro одноразрядного сумматои 11С ра соедннен с входом логической 1 устройства.

2. Устройство по и. I о т л ич а ю щ е е с я тем, что каждая вычислительная ячейка содержит сумматор по модулю два и одноразрядный сумматор, вход первого слагаемого которого соединен с входом второго слагаемого вычислительной ячейки, вход первого слагаемого которой соединен с первым входом сумматора по модулю два, второй вход которого соединен с входом и выходом управления вычислительной ячейки, вход пе: реноса которой соединен с входом переноса одноразрядного сумматора, вход второго слагаемого которого соединен с выходом сумматора по модулю два, выход суммы и переноса одноразрядного сумматора соединен с одноименными выходами вычислительной ячейки.

323S060

1238060 с)г Я

12380бО

Составитель А. Зорин

Редактор М. Товтин ТехредМ.Ходанич Корректор В.сутяга

Заказ 3292/49

Тираж 671 Подписное

ВНИК% Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4