Устройство микропрограммного управления

 

Изобретение относится к области вычислительной техники и автоматики и может быть использовано для реализации различных уровней управления в специализированных процессорах , ориентированных на обработку индексированных данных, в частности для формирования адресов операндов при вычислении быстрых преобразований Фурье, Уолша и др., а тгикке использоваться в качестве различных пересчетных схем с программируемым модулем счета, например, при создании синтезаторов частот. Цель изобретения - повышение быстродействия. Цель изобретения достигается за счет введения в устройство группы из п счетных секций, трех коммутаторов, сумматора, вычитателя, .блока памяти начальных адресов и элемента ИЛИ , с соответствующими функциональными, связями между ними и известными блоками устройства. 3 ил. i. (Л ю оо со ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU,; 12 9715

15О Е 06 F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3738069/24"24 (22) -11.05.84 (46 ) 23..06. 86. Бюл, № 23 (71) Специальное конструкторско-технологическое бюро Физико-механического института АН УССР (72) А.Л.Ланцов (53) 681,325(088.8) (56) Авторское свидетельство СССР № 807288, кл, G 06 F 9/22, 1978.

Авторское свидетельство СССР

¹ 807290, кл. G 06 F 9/22, 1978. (54) УСТРОЙСТВО МИКРОПРОГРАММНОГО

УПРАВЛЕНИЯ (57) Изобретение относится к области вычислительной техники и автоматики и может быть использовано для реализации различных уровней управ" ления в специализированных процессорах, ориентированных на обработку индексированных данных, в частности для формирования адресов операндов при вычислении быстрых преобразований Фурье, Уолша и др,, а тажке использоваться в качестве различных пересчетных схем с программируемым модулем счета, например, при создании синтезаторов частот. Цель изоб- ретения — повышение быстродействия.

Цель изобретения достигается за счет введения в устройство группы из и счетных секций, трех коммутаторов, сумматора, вычитателя, блока памя- ти начальных адресов и элемента ИЛИ с соответствующими функциональными связями между ними и известными блоками устройства, 3 ил. С, 1239715

Изобретение относится к вычислительной технике и автоматике и может быть использовано для реализации различных уровней управления в специализированных процессорах, ориенти- 5 рованных на обработку индексированных данных, в частности для формирования адресов операндов при вычисле— нии быстрых преобразований Фурье, Уолша и др. а также может использо- !О ваться в -качестве различных пересчетных. схем е программируемым модулем счета, например, при создании синтезаторов частот, Цель изобретения — повышение бы- !5 стродействия.

На фиг. ) показана схема устройства; на фиг, 2 — схема блока управления, на фиг. 3 — схема счетной секции. Л)

Устройство содержит и счетных секций -1„, второй коммутатор, 2, блок

3 управления, счетчик. 4 ацреса микрокоманд,. дешифратор 5 адреса, стек

6 адреса возврата, блок 7 памяти на. чальных адресов„ элемент ИЛИ 8, счетчик 9 стека, блок 10 памяти микрокоманд, имеющий первый 10 и второй

10 выходы признака режима, адресный выход 10З третий выход 10ц признака 30 режима и выход поля микрооперации, сумматор 1!, вычитатель 12, первый коммутатор )3, третий 14 и четвертый 15 коммутаторы, вход 16 запуска, вход 17 кода команды, синхровход 18, д5 синхрониэирующий выход 19 и управляющий выход 20.

Блок 3 управления содержит коммутатор 21, триггер 22,.первый 23 и второй 24 элементы ИЛИ и элемент И 25, Каждая счетная секция содержит первый 26 и второй 27 триггеры, первый

28 и второй 29 коммутаторы,элемент

30 запрета и элемент НЕ 31.

Устройство работает следующим образом, Исходное состояние устройства перед запуском любое, в котором на выходах 10„ и 10 и на входе 16 находится состояние "0, В этом случае в коммутаторе 21 оказываются открытыми первые каналы, и на первом и втором выходах коммутатора 21 .соответственно формируются состояния "1". и "0>, которые устанавливают счетчик

4 в режим запрета, В результате счетчик 4 оказывается в состоянии хранения. Одновременно, коммутатором 13 подключается к информационному входу счетчика 4 вход 17 кода команды.

По сигналу пуска !6 во всех сектциях 1 триггеры 27 устанавливаются в состояние "О"> что приводит к подключению в коммутаторе 28 признака, поступающего с выхода 10> блока )0 памяти микрокоманд. Одновременно формируется запрет на стробирующем входе коммутатора 21,-и на выходах коммутатора 21 появляется состояние

"О", определяющее в счетчике 4 режим предустановки, Кроме того, по сигналу 16 в блок 7. записывается начальный адрес микропрограммы, установленный на входе 17, Далее сигнал пуска 16 снимается> в счетчике 4 устанавливается начальный адрес S микропрограммы и на синхровходы триггеров S, é счетной секции 1 поступает разрешение на установку триггера 27 в состояние "1" и триггера 26 в состояние, обратное считываемому на выходе коммутатора

28. По адресу S, поступающему на адресный вход младших разрядов блбка

10 памяти микрокоманд, считывается с выхода 10 начальное состояние P(SO), которое, как и все другие начальные состояния, кодируется независимо от состояния на адресном входе старшего разряда блока 10 памяти. Это состояние через коммутатор 28 S é секции и далее коммутатор 2 оказы- вается на адресном входе старшего разряда блока 10 памяти, Сэгласно состояниям Я и Р происходит считывание на выходах 10„ и 10> кода у у,, определяющего одну иэ следующих.четырех операций, характеризующих переходную функцию устройства.

Вход в подпрограмму (у„ =1, Z> =)).

Текущий такт, В счетчике 4, находящемся в состоянии S, на входе режима устанавливается признак предустановки, а на его информационный вход через четвертый канал коммутатора )3 поступает с выхода 1 Оэ начальный адрес Я подпрограммы, В счетчике 9 стека на вход записи счета с выхода )О поступает разрешение счета, а на вход управления направлением, счета с выхода 10> при". знак прямого счета. В стеке 6 на информационный вход в зависимости от состояния на выходе коммутатора 28

S-й секции 1 поступает через коммутатор 14 либо начальный адрес S, теТекущий. такт, В счетчике 4 на входе режима действует признак предустановки, а его информационный вход- соединяется через третий канал коммутатора 13 с выходом стека 6.

В счетчике 9 на входе записи счета устанавливается разрешение с ута;а на входе управления направлением счета признак обратного счета. На адресный вход стека 6 через вычитаи тель 12 поступает уменьшенное на единицу состояние счетчика 9, по которому считывается адрес Б возврата, Одновременно по сигналу рассматриваемой операции, формируемому эле50

3 12397 кущей подпрограммы (программы),считываемый иэ блока 7 памяти, если

Р(Б) =О, либо содержимое счетчика 4, увеличенное на единицу сумматором 11, если P(S)-=l. Адрес, выбранный коммутатором 14, принимается за адрес возврата S® и по сигналу, сформированному вентилем, записывается в стек 6.

Следующий такт. По фронту синхро- !О. импульса 18 в счетчике 4 устанавливается адрес,S» счетчик 9 стека уве0 личивает свое состояние на единицу, на выходе элемента ИЛИ 24 формируется сигнал записи и в блок 7 памяти записывается поступающий с выхода счетчика 4 начальный адрес S новой подпрограммы, при этом в одну и ту же ячейку памяти блока 7 в одной и той же подпрограмме запись -произво- 2р дится только один раз, поскольку либо счетчик 9 успевает изменить свое состояние, если рассматриваемая операция выполняется повторно, либо триггер 22 в блоке 3 управления воэвраща — 25 ется в. состояние О, снимая тем сас мым признак записи в блоке 7, если далее следует другая операция, отлич— ная от данной. В триггере 26 S-й секции 1 устанавливается состояние, 30 обратное считывавшемуся в предыдущем такте на выходе коммутатора 28 той же секции, .Триггер 27, если он еще не находился в состоянии "1", переходит в это состояние, В результате

35 во всех последующих случаях выборки

S é секции 1, если перед этим не выполняется операция Возврат из подпрограммы", с помощью триггера 27 коммутатор 28 настраивается на счи40 тывание состояний триггера 26, Возврат из подпрограммы (у, =1, у =0) .

4 ментом И 25, на информационном входе триггера 27 через коммутатор 29 появляется состояние S-ro выхода дешифратора 5, характеризующееся низким уровнем, При этом согласно своей выходной функции на всех выходах дешифратора с номерами меньшими S, устанавливается состояние "1". В результате на входе разрешения триггера 27 в S-й секции 1 подготавливается элементом 30 запрета разрешение на переход укаэанного триггера в следующем такте в состояние "0 1.

Следующий такт, По фронту синхроимпульса 18 в счетчике 4 устанавливается адрес S возврата, а счетчик

9 стека уменьшает свое оостояние на единицу. Триггер 26 меняет свое состояние на обратное, а триггер 27 переходит в состояние "0" подключая вновь к выходу S — и секции 1 через коммутатор 28 начальное состояние

Р($О), поступающее в секцию с выхода

10 блока 10 памяти микрокоманд. В результате до появления следующей операции для управления адресным входом старшего разряда в блоке 10 вновь используется старое значение состояния на выходе 10 .

Счет (у„=О, у =1) .

Текущий такт, Если предшествующей операцией была операция "Вход в подпрограмму", то триггер 22 оказывается находящимся B состоянии

"1", которое через элемент ИЛИ 23 и коммутатор 21 поступает в качестве признака счета на вход записи счета счетчика 4. В случае, когда предшествующей операцией была любая другая операция, триггер 22 находится в состоянии "0 и на входе записи/

/счета счетчика 4 оказывается подключенным через коммутатор 21 состояние триггера 26 иэ S-й секции 1, Одновременно -независимо от состояния триггера 22 на входе переноса счетчика 4 оказывается выходное состояние

5-й секции 1, а на информационный вход того же счетчика поступает через второй канал коммутатора 13 из блока 7 памяти начальный адрес So „

В счетчике 9 при этом на синхровходе действует запрет счета °

Следующий такт. Триггер 26 S-й секции 1 меняет свое состояние на обратное, При этом, если в предыдущем такте указанный триггер находился в состоянии "О", а триггер 22 в состаянии "1", то в счетчике 4 сохраняется старое состояние, Если же триггер 26 находится в состоянии "1", то независимо от состояния триггера

22 в счетчике 4 на входе записи/счета устанавливается признак счета, а на синхровходе того же счетчика разрешение счета. В результате счетчик в рассматриваемом такте переходит в состояние 8+1, Останов (У„.=О, у, =О) .

По достижении данного кода счетчик

4 переходит в состояние хранения, а на выходе элемента ИЛИ 8 формируется состояние "0". При этом все устройство находится в исходном состоя-. нии, Поскольку в этом случае триггер 26 секции 1, выбираемой по текущему состоянию счетчика 4, периодически по синхроимпульсу 18 меняет свое состояние на обратное, кодирование операции "Останов" должно быть независимым от состояния P триггера 26.

Формула изобретения первый и второй коммутаторы, элемент

НЕ и элемент запрета, а, блок управления содержит коммутатор, триггер, первый и второй элементы ИЛИ и элемент И, причем: нходы синхронизации триггера блока упранления и первого и второго триггеров i é счетной секции подключены к синхронходу устройстна (i=!,2,. ° .,и), вход запуска устройства подключен к управляющему входу четвертого коммутатора, к стро10 бирующему входу коммутатора блока управления, к первому входу второго гера г-й счетной секции, информационный вход которого соединен с входами разрешения первого и второго

20 триггерон >-й счетной секции и с выходом элемента запрета г-й счетной секции, запрещающий вход которого соединен с вторым информационным входом второго коммутатора г-й счетной секции и с соответствующим вьгходом дешифратора адреса, управляющий. вход нторого коммутатора г-й счетной секции соединен с информационным входом

15 элемента ИЛИ блока управления-:и к входу установки н "0" второго триг40

Устройство микропрограммного управления, содержащее блок памяти микрокоманд, счетчик адреса микрокоманд, первый коммутатор, дешифратор адреса, блок управления, стек адреса возврата и счетчик стека, причем выход счетчика адреса микрокоманд соединен с входом дешифратора адреса, вьгход первого коммутатора соединен с информационным нходом счетчика адреса микрокоманд, счетный вход которого подключен к счетному входу счетчика стека и к синхровходу устройства, первый и второй информационные входы первого коммутатора соединены соответственно с адресным вы" ходом блока памяти микрокоманд и с выходом стека адреса возврата, выход поля микрооперации блока памяти микрбкоманд подключен к управляющему выходу устройства, о т л и ч а ющ е е с я тем„ что, с целью повышения быстродействия, оно дополнительно содержит группу из и счетных секций (где n - разрядность адреса), второй, третий и четвертый коммутаторы, сумматор, вычитатель, блок памяти начальных адресов и элемент

ИЛИ, причем каждая счетная секция содержит первый и второй триггеры, триггера блока управления, с выходом элемента И блока управления и с вхо" дом чтения/записи стека адреса нозврата, адресный вход которого соединен с выходом вычитателя, первый информационный вход которого соединен, с выходом счетчика стека и с адресным входом блока памяти начальных адресов, информационный вход которого соединен с выходом четвертого КоМ мутатора, первый информационный вход которого соединен с третьим информационным входом первого коммутатора и подключен к входу кода команды устройства, второй информационный вход четвертого коммутатора соединен с адресно входом младших разрядов блока памяти микрокоманд, с выходом счетчика адреса микрокоманд, с управляющим входом второго коммутатора и с первым информационным входом сумматора, второй информационный вход которого подключен к входу кода единицы устройства, выход сумматора соединен с первым информационным входом третьего коммутатора, второй информационный вход которого соединен с выF ходом блока памяти начальных адресон и с четвертым информационным входом перного коммутатора, первый упранля7 12397 ющий вход которого соединен с первым выходом признака режима блока памяти микрокоманд, с первым входом элемента И блока управления с первым входом коммутатора блока управления, с первым входом элемента ИЛИ и со счетным входом счетчика стека, вход управления направлением счета которого соединен с вторым выходом признака режима блока памяти микрокоманд, с вто- 10 рым управляющим входом первого коммутатора, с входом элемента ИЛИ, с вторым информационным входом вычитателя, с вторым входом элемента И блока уп-. равления и с вторым управляющим вхо- !З дом коммутатора блока управления, первая и вторая группы информационных входов и первый информационный вход третьей группы которого подключены к шине нулевого потенциала устройства, первый и второй информационные входы четвертой группы коммутатора блока управления соединены соответственно с выходом первого элемента ИЛИ блока управления и с входом единичного потенциала устройства,второй информационный вход третьей группы коммутатора блока управле" ния соединен с вторым входом первого элемента ИЛИ блока управления, с вы- 30 ходом второго коммутатора, с адрес..ным входом старшего разряда блоха .памяти микрокоманд и с управляющим входом третьего коммутатора, выход

l5 8 которого соединен с информационным входом стека адреса возврата, выход элемента ИЛИ является синхронизирующим выходом устройства, третий выход признака режима блока памяти микрокоманд соединен с первым информационным входом первого ком- мутатора i-й счетной секции, второй информационный вход которого соединен с выходом первого триггера 1 и счетной секции, информационный вход которого соединен с выходом элемента

НЕ i-й счетной секции, вход которого соединен с выходом первого коммутатора -й счетной секции и с i-м информационным входом второго коммутатора, информационный вход элемента запрета j-й счетной секции соединен с соответствующим выходом дешифратора адреса (j=2,3,...,n),, информационный вход элемента запрета первой счетной секции соединен с входом единичного потенциала устройства, выход второго триггера -й счетной секции соединен с управляющим входом первого коммутатора i-й счетной секции, вход чтения/записи блока памяти начальных адресов соединен с выходом второго элемента ИЛИ блока управления, второй вход которого соединен с выходом триггера блока управления и с вторым входом первого элемента KIH блока управления.

12397)5

t 239715

Составитель Ю.Ланцов

Редактор Е.Папп Техред Л.Олейник Корректор E.Ñèðîõèàí

Заказ.3397/49

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие,- г. Ужгород, ул, Проектная, 4

Устройство микропрограммного управления Устройство микропрограммного управления Устройство микропрограммного управления Устройство микропрограммного управления Устройство микропрограммного управления Устройство микропрограммного управления Устройство микропрограммного управления 

 

Похожие патенты:

Изобретение относится к области автоматики и вычислительной техники, в частности к устройствам управления и контроля,и может быть использовано при построении систем уйравления различными объектами

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных системах и терминальной аппаратуре

Изобретение относится к вычислительной технике и может быть использовано при построении программируемых контроллеров, в частности, реализующих булевские функции

Изобретение относится к вычислительной технике, в частности к микропрограммным устройствам управления с самоконтролем, и может быть использовано в устройствах управления цифровых вычислительных машин

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть исполь- .зовано в вычислительных устройствах, и системах

Изобретение относится к вычислительной технике и может быть использовано при разработке устройств управления ЭВМ

Изобретение относится к области вычислительной техники и предназначено для применения в устройствах управления цифровых вычислительных, машин с микропрограммным управлением, в частности в устройствах управления графическими дисплеями.Цель изобретения - сокращение оборудования за счет уменьшения объема памяти при многоуровневом ветвлении

Изобретение относится к области вычислительной техники, а именно к устройствам для программного управления , и может быть использовано в качестве устройства управления в специализированных вычислительных мапшнах и периферийных устройствах автоматизированных систем управления, например в устройствах ввода-вывода информации

Изобретение относится к области цифровой вычислительной техники, применяется при построении алгоритмически распределенных устройств (систем) микропрограммного управления вычислительных и управляющих систем высокой производительности

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, реализующих параллельные алгоритмы обработки информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении распределенных систем программного управления, а также подсистем логического управления многоуровневых АСУ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами

Изобретение относится к автоматике и цифровой вычислительной технике и может найти применение при построении управляющих и вычислительных систем высокой производительности, а также подсистем логического управления многоуровневых иерархических автоматизированных систем управления

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, проектируемых на базе однотипных БИС (СБИС) и реализующих параллельные алгоритмы обработки информации

Изобретение относится к автоматике и вычислительной технике, предназначено для выполнения требуемых функций программного управления с автоматическим перезапуском при «зависании» прикладной программы и автоматическим переходом в режим сохранения оперативной информации с помощью резервного источника напряжения питания при отключении или аварии основного источника напряжения питания и может быть использовано, например, в качестве ядра микроконтроллерной или микропроцессорной системы (М-системы) обработки информации и управления в реальном времени с поддержкой режима аппаратного сторожевого таймера для перезапуска при «зависании» прикладной программы М-системы, проектируемой с учетом следующих основных принципов [1]: программного управления, магистрального обмена информацией, модульного построения и наращивания вычислительной мощности

Изобретение относится к области вычислительной техники и автоматики и может быть использовано для реализации различных уровней управления в специализированных процессорах, ориентированных на обработку индексированных данных, в частности для формирования адресов операндов при вычислении быстрых преобразований Фурье, Уолша и др., а тгикке использоваться в качестве различных пересчетных схем с программируемым модулем счета, например, при создании синтезаторов частот

Наверх