Устройство для умножения-деления

 

Изобретение относится к цифровой вычислительной технике и может быть использовано , в частности, в качестве устройства деления и умножения в специализированном вычислителе. Целью изобретения является повышение быстродействия устройства . Устройство содержит генератор тактовых импульсов, регистр делителя (или множимого ), коммутирующий переключатель, регистр делимого, схему сравнения, регистр последовательных приближений, табличный блок умножения и регистр множителя. В режиме деления устройство осуществляет последовательное умножение делителя на число , поступающее через коммутирующий переключатель с регистра последовательного приближения, и сравнение полученного произведения с дели.мым. В режиме умножения устройство перемножает с помощью табличного блока умножения операнды, находящиеся в регистрах множимого и множителя. 1 ил. ISD 4 СО СЛ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

<51, 4 G 06 F 7/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АBTOPCKOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3851233/24-24 (22) 29.01.85 (46) 07.08.86. Бюл. № 29 (72) С. К. Наумов и В. А. Филиппов (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 813419, кл. G 06 F 7/52, 1981.

Авторское свидетельство СССР ¹ 794635, кл. G 06 F 7/52, 1981. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯДЕЛЕНИЯ (57) Изобретение относится к цифровой вычислительной технике и может быть использовано, в частности, в качестве устройства деления и умножения в специализированном вычислителе. Целью изобретения

„„SU„„1249509 А1 является повышение быстродействия устройства. Устройство содержит генератор тактовых импульсов, регистр делителя (или множимого), коммутирующий переключатель, регистр делимого, схему сравнения, регистр последовательных приближений, табличный блок умножения и регистр множителя. В режиме деления устройство осуществляет последовательное умножение делителя на число, поступающее через коммутирующий переключатель с регистра последовательного приближения, и сравнение полученного произведения с делимым. В режиме умножения устройство перемножает с помощью табличного блока умножения операнды, находящиеся в регистрах множимого и множителя.

1 ил.

1249509

)О (5

ЗО

Форл!ула изоб ретения

)о

Изобретение относится к вычислительной технике и может быть использовано в качестве устройства умножения и деления специализированного вычислителя.

Цель изобретения — — новы!пенис быстродействия устройства.

На чертеже представлена функциональная схема устройства.

Устройство содержит первый, второй и третий регистры - -:3 операндов, генератор 4 тактовых импульсов. схему 5 сравнения, табличный блок 6 умножения, коммутирующий переключатель 7 и регистр 8 последовательных приближений, причем информационные входы первого, Второго, и третьего регистров --3 операндов являются соответствеHHQ входами делимого (множимогO), делителя и множителя устройства, разрядные выходы регистра 1 соединены соответственно с входами первой группb) схемы 5 сравнения, входы второй группы которой соединены соотнстс!пенно с разрядными выходами табличного блока 6 умножения, являются Выходом произведения операндов устройства, а выход схемы 5 сравнения соединен с информационным входом регистра 8 последовательных приближений, вход записи которого соединен с управляющим входом коммутируюн(сгO персключатсля 7 и является входом устройства, выход генератора

4 тактовых импульсов соединен с тактовым входом регистра 8 последовательных приближений, разрядные выходы которого соединены соответственно с Входами первой группы коммутирующего переключателя 7 и явля!Отся выходом частного от деления

Опеp3)l goB устрг>йствс1, раз р)!дные Вы ходы регистра 8 соединены соответственно с входами ВтОрОи груllllhl коммутирую!цсго переключателя 7, разряди ьн. выходы которого соединены соответственно с входами первой группы табличного блока 6 умножения, входы ВтОрОи I póппы которого соедHIIOHII соответственно с разрядными Вь!ходами рсгис(p3 2.

Усз pÎHcTÂO работ(>ст (.;!еду !01цим ОбрязОм.

В режиме деления сигнал запуска, поступающий на унрявлякпций вход коммутирующего переключателя 7, подк 110«3el к Входам первой группы таб)!и и!о!.0 блока 6 умножения Выход регистра 8 !юследоватсльных н р и бл и ж с н и й, 13 в Ход hl 13 T 0 p O É 1 p >, I I I l hl т 3 бличного блока 6 умно .ения с регистра 2 поступает делите.!ь.

Первым тактовым импуль(ом Iè>coñ 33пуска устройства ня Выходе рсг!гетра 8 и>С.1(ДОВ3!Е 1ЬНЫХ IIPH();IHiKC И Х С 1 3 Н !1 B. I И ВЗЕТ— ся д!гоичный код 011 ... 1, разрядность котоР О ГО О и P (. ДЕ, 1 Я(Т()1 М 3 К С И М !1, 1 Ь l! Ы М Ч H С. 10 М разрядов частного.

Табличный блок 6 у!(!ножеl)H>I осуlilccTHляет перемножение дел)!!ег!я 113 число с выхода коммутирующего персклк>чатсля 7.

Результ IT умножения с выхо;(я табличного блока 6 х множсп1!)! сравнивается на схеме 5 сравн(нпя с делимым, поступаюп)им с рсгистра 1 (делимого) на входы первой группы схемы 5 сравнения.

Если результат умножения меньше делимого, схема 5 сравнения формирует выходной сигнал уровнем логической единицы, поступающий на информационный вход регистра 8 последовательных приближений (если результат умножения больше или равен делимому, на информационный вход регистра 8 последовательных приближений поступает сигнал уровнем логического нуля).

В начале второго такта происходит запись в старший разряд регистра 8 последовательных приближений сигнала, поступившего на его информационный вход, и устаIIoax3 следующего разряда в нул ь, т. е. устанавливается двоичный код в зависимости от результата сравнения 1011 ... 1 или

0011 ... 1.

3ТоТ код снова умножается на делитель, результат ум)южения сравнивается с делимым и определяется в следующий разряд двоичного кода частного и т. д.

В режиме умножения коммутирующий переключатель 7 подключает к входам первой группы табличного блока 6 умножения множитель с регистра 3 (множителя). На входы второй группы табличного блока 6 умножения с регистра 2 поступает множимое.

Результат умножения снимается с выхода табличного блока 6 умножения.

Время вычисления 3 режиме умножения определяется только задержками элементами табличного умножителя и составляет, например, при разрядHocTH двоичного кода множимого и множителя, равной восьми, 100- — 150 нс. В режиме деления время вычисления частного определяется разрядностью частного.

Таким образом, положительный техникоэкономический эффект устройства состоит

В существенном увеличении его быстродействия.

Устройство для ум!н>жения-деления, содержащее первый и второй регистры операндов, генератор тактовых импульсов, схему сравнения, умножитель операндов и коммутиру!ощий переключатель, причем информационные Входы первого регистра операнда ягля!отся входами делимого устройства, рязрядныс выходы первого регистра операнда соединены с входами первой группы схемы сравнения, ит )uuaiоmeеc;! тем, что, с целью повыпгсния быстродействия устройства, в

:le! 0 введены регистр последовательных приближений и третий регис-,р операндов, а умножитель 011(.pяндов выполнен в виде табличного бл(>ка умножения, причем информационные входы второго и третьего регистров oil(.ð3í(oB являются входами делителя и множителя устройства соответственно, разрядные выходы второго регистра операн;13 соединены с входами первой группы таб1249509

Составители Е3. Гузеев

Текред И. Верее Корректор

Тираж 671 По.ишеши

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4 5

Филиал ППП «Патент», г. Ужгород, ул. Проектная. 4

В. Ь1тяга

Редактор Л. Ворович

Заказ 4325/49 личного блока умножения, входы второй группы которого соединены с выходами коммутирующего переключателя, управляющий вход которого соединен с входом записи регистра последовательных приближений и является входом режима работы устройства, разрядные выходы табличного блока умножения соединены с входами второй группы схемы сравнения и являются выходом произведения операндов устройства, выход схемы сравнения соединен с информационным входом регистра последовательных приближений, тактовый вход которого соединен с выходом генератора тактовых импульсов, разрядные выходы регистра последовательных приближений соединены с входами первой группы коммутирующего переключателя и являются выходом частного от деления операндов устройства, разрядные Bblxoды третьего регистра операнда соединены с входами второй группы коммутирующего

10 переключателя.